[發明專利]半導體電路和半導體電路系統

在審

• 申請號: 201880079053.3
• 申請日: 2018-12-04
• 公開（公告）號: CN111433852A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 周藤悠介
• 申請（專利權）人: 索尼半導體解決方案公司
• 主分類號: G11C14/00
• 分類號: G11C14/00;G11C11/16;G11C11/412;H01L21/8244;H01L27/11
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 張小穩

該半導體電路設有：第一電路，能夠將第一節點上的電壓的反相電壓施加到第二節點；第二電路，能夠將第二節點上的電壓的反相電壓施加到第一節點；第一晶體管，能夠將第一節點連接到與第一存儲器元件連接的第三節點；第二晶體管，具有連接到第三節點的漏極和連接到第一預定節點的柵極；第三晶體管，包括連接到第三節點的漏極和連接到第二預定節點的柵極；第四晶體管，能夠將第二節點連接到與第二存儲器元件連接的第四節點；第五晶體管，包括連接到第四節點的漏極和連接到第二預定節點的柵極；以及第六晶體管，包括連接到第四節點的漏極和連接到第一預定節點的柵極。

技術領域

本公開涉及半導體電路和半導體電路系統。

背景技術

從生態學的角度來看，期望電子設備具有低功耗。例如，對于半導體電路，常常使用所謂的功率門控技術，其中通過有選擇地停止向電路的一部分供電來降低功耗。期望以這種方式停止了供電的電路在電源重啟之后立即返回到尚未停止供電的操作狀態。實現這種短時返回操作的一種方法是在電路中結合非易失性存儲器元件。例如，專利文獻1公開了一種電路，其中組合了作為易失性存儲器的SRAM(靜態隨機存取存儲器)和自旋轉移扭矩型存儲器元件。

引文列表

專利文獻

專利文獻1：國際公開No.WO 2009/028298

發明內容

附帶地，期望包括這樣的存儲器元件的電路不太可能具有干擾，并且期望進一步的改善。

期望提供一種能夠抑制干擾的半導體電路和半導體電路系統。

根據本公開的實施例的半導體電路包括第一電路、第二電路、第一晶體管、第一存儲器元件、第二晶體管、第三晶體管、第四晶體管、第二存儲器元件、第五晶體管、第六晶體管和驅動器。第一電路被配置為能夠生成第一節點處的電壓的反相電壓，并將該反相電壓施加到第二節點。第二電路被配置為能夠生成第二節點處的電壓的反相電壓，并將該反相電壓施加到第一節點。第一晶體管被配置為能夠通過被接通而將第一節點耦接到第三節點。第一存儲器元件具有耦接到第三節點的第一端子和要被施加控制電壓的第二端子，并被允許處于第一電阻狀態或第二電阻狀態。第二晶體管具有要被施加第一電壓的源極、耦接到第三節點的漏極和耦接到第一預定節點的柵極，該第一預定節點是第一節點和第二節點中的一個。第三晶體管具有要被施加第二電壓的源極、耦接到第三節點的漏極和耦接到第二預定節點的柵極，該第二預定節點是第一節點和第二節點中的另一個。第四晶體管被配置為能夠通過被接通而將第二節點耦接到第四節點。第二存儲器元件具有耦接到第四節點的第一端子和要被施加控制電壓的第二端子，并被允許處于第一電阻狀態或第二電阻狀態。第五晶體管具有要被施加第一電壓的源極、耦接到第四節點的漏極和耦接到第二預定節點的柵極。第六晶體管具有要被施加第二電壓的源極、耦接到第四節點的漏極和耦接到第一預定節點的柵極。驅動器被配置為能夠控制第一晶體管和第四晶體管的操作并設置控制電壓。

根據本公開的實施例的半導體電路系統包括存儲器部和控制向該存儲器部的電源供應的控制器。存儲器部包括上述半導體電路。

在根據本公開的實施例的半導體電路和半導體電路系統中，通過第一電路和第二電路，相互反相的電壓出現在第一節點和第二節點處。通過接通第一晶體管將第一節點耦接到第三節點。第三節點耦接到第一存儲器元件的一端。通過接通第四晶體管將第二節點耦接到第四節點。第四節點耦接到第二存儲器元件的一端。將控制電壓施加到第一存儲器元件的另一端和第二存儲器元件的另一端。第三節點耦接到第二晶體管的漏極和第三晶體管的漏極。將第一電壓施加到第二晶體管的源極，并且將第二晶體管的柵極耦接到作為第一節點和第二節點中的一個的第一預定節點。將第二電壓施加到第三晶體管的源極，并且將第三晶體管的柵極耦接到第二預定節點，該第二預定節點是第一節點和第二節點中的另一個。第四節點耦接到第五晶體管的漏極和第六晶體管的漏極。將第一電壓施加到第五晶體管的源極，并且將第五晶體管的柵極耦接到第二預定節點。將第二電壓施加到第六晶體管的源極，并且將第六晶體管的柵極耦接到第一預定節點。