[發明專利]半導體電路和半導體電路系統

在審

• 申請號: 201880079053.3
• 申請日: 2018-12-04
• 公開（公告）號: CN111433852A
• 公開（公告）日: 2020-07-17
• 發明（設計）人: 周藤悠介
• 申請（專利權）人: 索尼半導體解決方案公司
• 主分類號: G11C14/00
• 分類號: G11C14/00;G11C11/16;G11C11/412;H01L21/8244;H01L27/11
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 張小穩

1.一種半導體電路，包括：

第一電路，被配置為能夠生成第一節點處的電壓的反相電壓，并將該反相電壓施加到第二節點；

第二電路，被配置為能夠生成所述第二節點處的電壓的反相電壓，并將該反相電壓施加到所述第一節點；

第一晶體管，被配置為能夠通過被接通而將所述第一節點耦接到第三節點；

第一存儲器元件，具有耦接到所述第三節點的第一端子和要被施加控制電壓的第二端子，并被允許處于第一電阻狀態或第二電阻狀態；

第二晶體管，具有要被施加第一電壓的源極、耦接到所述第三節點的漏極和耦接到第一預定節點的柵極，所述第一預定節點是所述第一節點和所述第二節點中的一個；

第三晶體管，具有要被施加第二電壓的源極、耦接到所述第三節點的漏極和耦接到第二預定節點的柵極，所述第二預定節點是所述第一節點和所述第二節點中的另一個；

第四晶體管，被配置為能夠通過被接通而將所述第二節點耦接到第四節點；

第二存儲器元件，具有耦接到所述第四節點的第一端子和要被施加所述控制電壓的第二端子，并被允許處于所述第一電阻狀態或所述第二電阻狀態；

第五晶體管，具有要被施加所述第一電壓的源極、耦接到所述第四節點的漏極和耦接到所述第二預定節點的柵極；

第六晶體管，具有要被施加所述第二電壓的源極、耦接到所述第四節點的漏極和耦接到所述第一預定節點的柵極；以及

驅動器，被配置為能夠控制所述第一晶體管和所述第四晶體管的操作并且設置所述控制電壓。

2.如權利要求1所述的半導體電路，還包括：

第七晶體管，具有要被施加所述第一電壓的源極和耦接到所述第二晶體管的源極的漏極；

第八晶體管，具有要被施加所述第二電壓的源極和耦接到所述第三晶體管的源極的漏極；

第九晶體管，具有要被施加所述第一電壓的源極和耦接到所述第五晶體管的源極的漏極；以及

第十晶體管，具有要被施加所述第二電壓的源極和耦接到所述第六晶體管的源極的漏極，其中

所述驅動器被配置為能夠還控制所述第七晶體管、所述第八晶體管、所述第九晶體管和所述第十晶體管的操作。

3.如權利要求2所述的半導體電路，其中，在第一時段中，所述驅動器被配置為能夠關斷所述第一晶體管、所述第四晶體管、所述第八晶體管和所述第十晶體管，接通所述第七晶體管和所述第九晶體管，并且將所述控制電壓設置為第三電壓。

4.如權利要求3所述的半導體電路，其中，在所述第一時段之后的第二時段中，所述驅動器被配置為能夠接通所述第一晶體管和所述第四晶體管并且關斷所述第七晶體管、所述第八晶體管、所述第九晶體管和所述第十晶體管。

5.如權利要求4所述的半導體電路，其中，在所述第二時段之后在所述第一節點處的電壓被改變之前的第三時段中，所述驅動器被配置為能夠關斷所述第一晶體管、所述第四晶體管、所述第七晶體管和所述第九晶體管，接通所述第八晶體管和所述第十晶體管，并且將所述控制電壓設置為第四電壓。

6.如權利要求4所述的半導體電路，還包括控制器，所述控制器被配置為能夠控制向所述第一電路和所述第二電路的電源供應，并且被配置為在所述第一時段和所述第二時段之間的第四時段中停止向所述第一電路和所述第二電路的電源供應。

7.如權利要求1所述的半導體電路，還包括：

第十一晶體管，具有要被施加所述第一電壓的源極以及耦接到所述第二晶體管的源極和所述第五晶體管的源極的漏極；以及

第十二晶體管，具有要被施加所述第二電壓的源極以及耦接到所述第三晶體管的源極和所述第六晶體管的源極的漏極。

8.如權利要求1所述的半導體電路，還包括：

第一控制線，耦接到所述第二晶體管的源極和所述第五晶體管的源極；以及

第二控制線，耦接到所述第三晶體管的源極和所述第六晶體管的源極，其中

所述驅動器被配置為能夠還驅動所述第一控制線和所述第二控制線。