[發(fā)明專利]存儲器元件、制作半導(dǎo)體元件的方法及元件結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201880078139.4 | 申請日： | 2018-11-27 |
| 公開（公告）號： | CN111788684B | 公開（公告）日： | 2023-10-27 |
| 發(fā)明（設(shè)計）人： | 索尼·瓦吉斯;安東尼·雷諾;摩根·艾文斯;約翰·哈塔拉;約瑟·歐爾森 | 申請（專利權(quán)）人： | 瓦里安半導(dǎo)體設(shè)備公司 |
| 主分類號： | H10B12/00 | 分類號： | H10B12/00 |
| 代理公司： | 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205 | 代理人： | 楊貝貝;臧建明 |
| 地址： | 美國麻薩諸塞州格洛斯特郡*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 存儲器 元件 制作 半導(dǎo)體 方法 結(jié)構(gòu) | ||
一種存儲器元件可包括至少部分地設(shè)置在第一水平中的有源元件區(qū)。存儲器元件可包括至少部分地設(shè)置在高于第一水平的第二水平中的存儲電容器，其中第一水平及第二水平平行于襯底平面。存儲器元件還可包括接觸通孔，接觸通孔在存儲電容器與有源元件區(qū)之間延伸，且相對于襯底平面的垂線界定非零度的傾斜角。
技術(shù)領(lǐng)域
本發(fā)明實施例涉及半導(dǎo)體元件結(jié)構(gòu)，尤其涉及包括動態(tài)隨機存取元件的存儲器元件的結(jié)構(gòu)及處理。
背景技術(shù)
隨著包括邏輯元件及存儲器元件(例如動態(tài)隨機存取存儲器(dynamic random-access memory，DRAM)元件)的半導(dǎo)體元件被縮到更小的尺寸，元件圖案化由更小尺寸所帶來的改進(jìn)的能力越來越被限制。舉例來說，在當(dāng)今動態(tài)隨機存取存儲器元件中，已知架構(gòu)包括所謂的8F2結(jié)構(gòu)及6F2結(jié)構(gòu)(架構(gòu))等。盡管6F2架構(gòu)提供比8F2架構(gòu)更高的元件密度及更大的速度，然而至少部分地由于圖案化問題(例如重疊(overlay))，使形成具有適當(dāng)性質(zhì)的存儲器元件的能力被折衷。作為實例，由于動態(tài)隨機存取存儲器單元的尺寸縮小，因此6F2架構(gòu)造成難以在存取晶體管與存取晶體管上方的結(jié)構(gòu)(例如位線或存儲節(jié)點電容器)之間形成電性接觸。舉例來說，存儲節(jié)點電容器可形成在比包含存取晶體管的水平高得多的水平中。為了形成存儲電容器與存取晶體管之間的電連接，可能需要形成例如通孔等結(jié)構(gòu)，其中所述通孔穿過包括位線水平(bit line level)及位線接觸件水平(bit line contactlevel)的多個水平。由于位線、字線及形成存取晶體管的有源區(qū)域之間的擁擠，接觸通孔可能無法適當(dāng)?shù)亟佑|晶體管的有源區(qū)域。舉例來說，為了避免與位線交疊，接觸通孔可被放置在接觸通孔與存儲電容器之間的重疊以及接觸通孔與存取晶體管的有源區(qū)域之間的重疊的位置的情況可能比理想情況少。
有鑒于這些及其他考慮，提供了本公開。
發(fā)明內(nèi)容
在一個實施例中，一種存儲器元件可包括至少部分地設(shè)置在第一水平中的有源元件區(qū)。存儲器元件可包括至少部分地設(shè)置在高于第一水平的第二水平中的存儲電容器，其中第一水平及第二水平平行于襯底平面。存儲器元件還可包括接觸通孔，接觸通孔在存儲電容器與有源元件區(qū)之間延伸，且相對于襯底平面的垂線界定非零度的傾斜角。
在另一實施例中，一種制作半導(dǎo)體元件的方法可包括在半導(dǎo)體元件的第一水平中形成有源元件區(qū)。方法還可包括形成接觸通孔。接觸通孔接觸有源元件區(qū)。接觸通孔相對于襯底平面的垂線形成非零度的傾斜角。方法還可包括至少部分地在高于第一水平的半導(dǎo)體元件的第二水平中形成存儲電容器，其中存儲電容器接觸接觸通孔。
在另一實施例中，一種元件結(jié)構(gòu)可包括設(shè)置在第一元件水平中的第一元件以及設(shè)置在高于第一元件水平的第二元件水平中的第二元件。元件結(jié)構(gòu)還可包括接觸通孔，接觸通孔在第一元件與第二元件之間延伸，且相對于襯底平面的垂線界定非零度的傾斜角。
附圖說明
圖1A示出根據(jù)本公開實施例的元件結(jié)構(gòu)的俯視透視圖。
圖1B示出從圖1B的角度稍微旋轉(zhuǎn)得到的圖1B所示元件結(jié)構(gòu)的俯視透視圖。
圖1C示出圖1A所示元件結(jié)構(gòu)的一部分的側(cè)視圖。
圖1D示出圖1A所示元件結(jié)構(gòu)的一部分的俯視平面圖。
圖1E示出根據(jù)本公開另一些實施例的元件結(jié)構(gòu)的俯視平面圖。
圖2A到圖2D示出根據(jù)本公開一些實施例的處于各種制作階段的元件結(jié)構(gòu)。
圖3A示出根據(jù)本公開實施例的設(shè)備的側(cè)視圖。
圖3B示出圖3A所示設(shè)備的一部分的俯視平面圖。
圖3C示出圖3B所示掩模幾何結(jié)構(gòu)的細(xì)節(jié)的放大俯視平面圖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于瓦里安半導(dǎo)體設(shè)備公司，未經(jīng)瓦里安半導(dǎo)體設(shè)備公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201880078139.4/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
