[發明專利]存儲器元件、制作半導體元件的方法及元件結構

有效

• 申請號: 201880078139.4
• 申請日: 2018-11-27
• 公開（公告）號: CN111788684B
• 公開（公告）日: 2023-10-27
• 發明（設計）人: 索尼·瓦吉斯;安東尼·雷諾;摩根·艾文斯;約翰·哈塔拉;約瑟·歐爾森
• 申請（專利權）人: 瓦里安半導體設備公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 楊貝貝;臧建明

1.一種存儲器元件，包括：

有源元件區，至少部分地設置在第一水平中；

存儲電容器，至少部分地設置在高于所述第一水平的第二水平中，其中所述第一水平及所述第二水平平行于襯底平面；以及

接觸通孔，所述接觸通孔在所述存儲電容器與所述有源元件區之間延伸，且相對于所述襯底平面的垂線界定非零度的傾斜角。

2.根據權利要求1所述的存儲器元件，其中從平面圖角度來看，所述存儲電容器在所述襯底平面內與所述有源元件區形成不完全交疊。

3.根據權利要求1所述的存儲器元件，其中從平面圖角度來看，所述存儲電容器在所述襯底平面內與所述有源元件區不形成交疊。

4.根據權利要求1所述的存儲器元件，其中所述接觸通孔的整個底部部分與所述有源元件區交疊。

5.根據權利要求1所述的存儲器元件，其中所述接觸通孔的整個頂部部分與所述存儲電容器交疊。

6.根據權利要求1所述的存儲器元件，其中所述非零度的傾斜角小于15度。

7.根據權利要求1所述的存儲器元件，其中所述有源元件區及所述存儲電容器形成動態隨機存取存儲器(DRAM)單元的一部分，其中所述動態隨機存取存儲器單元形成動態隨機存取存儲器元件的一部分，其中所述動態隨機存取存儲器元件包括6F²結構。

8.根據權利要求1所述的存儲器元件，其中所述接觸通孔至少部分地設置在第三水平中，所述第三水平在所述第一水平與所述第二水平之間延伸。

9.根據權利要求1所述的存儲器元件，其中所述有源元件區及所述存儲電容器形成動態隨機存取存儲器(DRAM)單元的一部分，其中所述接觸通孔延伸穿過包括數字線的所述動態隨機存取存儲器單元的數字線水平。

10.一種制作半導體元件的方法，包括：

在所述半導體元件的第一水平中形成有源元件區；

形成接觸通孔，所述接觸通孔接觸所述有源元件區，所述接觸通孔相對于襯底平面的垂線形成非零度的傾斜角；以及

至少部分地在高于所述第一水平的所述半導體元件的第二水平中形成存儲電容器，其中所述存儲電容器接觸所述接觸通孔。

11.根據權利要求10所述的方法，其中從平面圖角度來看，所述存儲電容器在所述襯底平面內與所述有源元件區不形成交疊。

12.根據權利要求10所述的方法，其中所述有源元件區及所述存儲電容器形成動態隨機存取存儲器(DRAM)單元的一部分，其中所述接觸通孔延伸穿過包括數字線的所述動態隨機存取存儲器單元的數字線水平，而不接觸所述數字線。

13.根據權利要求10所述的方法，其中形成所述接觸通孔包括：

在鄰近等離子體腔室的工藝腔室中設置包含所述有源元件區的襯底；

通過提取孔將離子束從所述等離子體腔室提取到所述工藝腔室中，其中所述離子束形成跡線，所述跡線相對于所述襯底平面界定非零度的入射角；以及

執行至少一次掃描，其中當所述襯底被暴露于所述離子束時，相對于所述提取孔對所述襯底進行掃描。

14.根據權利要求13所述的方法，還包括：

在形成所述接觸通孔之前，在所述有源元件區上形成絕緣體；以及

在所述絕緣體上形成掩模，所述掩模界定多個開口，所述多個開口界定第一開口，其中所述離子束通過使用反應離子束刻蝕工藝經由所述第一開口對所述絕緣體進行刻蝕來形成所述接觸通孔。

15.一種元件結構，包括：

第一元件，設置在第一元件水平中；

第二元件，設置在高于所述第一元件水平的第二元件水平中；以及

接觸通孔，所述接觸通孔在所述第一元件與所述第二元件之間延伸，且相對于襯底平面的垂線界定非零度的傾斜角。