[發(fā)明專利]包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件

在審

• 申請(qǐng)?zhí)枺?/td>: 201880072433.4
• 申請(qǐng)日: 2018-09-07
• 公開（公告）號(hào): CN111316436A
• 公開（公告）日: 2020-06-19
• 發(fā)明（設(shè)計(jì)）人: 黃宏遠(yuǎn);A·N·辛格
• 申請(qǐng)（專利權(quán)）人: 美光科技公司
• 主分類號(hào): H01L25/065
• 分類號(hào): H01L25/065;H01L23/525;H01L23/00
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 王龍

本發(fā)明提供一種半導(dǎo)體裝置組合件，其包含：襯底，其具有多個(gè)外部連接件；半導(dǎo)體裸片的第一瓦片式堆疊，其直接安置于所述襯底上的第一位置上方且經(jīng)電耦合到所述多個(gè)外部連接件的第一子組；及半導(dǎo)體裸片的第二瓦片式堆疊，其直接安置于所述襯底上的第二位置上方且經(jīng)電耦合到所述多個(gè)外部連接件的第二子組。所述半導(dǎo)體裝置組合件進(jìn)一步包含囊封劑，所述囊封劑至少部分地囊封所述襯底、所述第一瓦片式堆疊，及所述第二瓦片式堆疊。

技術(shù)領(lǐng)域

本發(fā)明大體上涉及半導(dǎo)體裝置，且更特定來說，涉及包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件。

背景技術(shù)

包含存儲(chǔ)器芯片、微處理器芯片及成像器芯片的封裝式半導(dǎo)體裸片通常包含安裝于襯底上且裝入塑料保護(hù)覆蓋物中或由導(dǎo)熱蓋覆蓋的一或多個(gè)半導(dǎo)體裸片。裸片可包含有源電路(例如，提供功能特征，例如存儲(chǔ)器單元、處理器電路及/或成像器裝置)及/或無源特征(例如，電容器、電阻器等)以及電連接到電路的接合墊。接合墊可電連接到保護(hù)覆蓋物外的端子以允許裸片連接到更高級(jí)電路。

為提供額外功能，可將額外半導(dǎo)體裸片添加到半導(dǎo)體裝置組合件。包含額外半導(dǎo)體裸片的一種方法涉及將裸片堆疊于襯底上方。為促進(jìn)將裸片電連接到襯底，可呈瓦片式堆疊布置裸片，其中每一裸片從下方裸片水平偏移以留下(例如，使用線接合)可接合到襯底上的對(duì)應(yīng)接合指部的裸片的暴露接觸墊。此瓦片式堆疊方法的缺點(diǎn)是歸因于添加到堆疊的每一額外裸片的懸垂量增加，而使可以此方式堆疊的裸片的數(shù)目受限。

為解決此限制，裸片的瓦片式堆疊可包含呈瓦片式方式布置且沿相同方向(例如，如圖1中所展示)或沿相反方向(如圖2中所展示)偏移的裸片的多個(gè)群組。在此方面，圖1說明半導(dǎo)體裝置組合件100，其中襯底101上的裸片的瓦片式堆疊110包含裸片104的兩個(gè)群組102及103，其沿相同偏移方向疊置且通過線接合121電連接到襯底101上的接合指部120。參考圖1可見，裸片104的第一群組102的線接合121位于第二群組103的懸垂區(qū)域111下方，且因此必須在將裸片104的第二群組103堆疊于第一群組102上方之前形成。此外，第二群組103的最底部裸片104必須在第一群組102的最頂部裸片104上方隔開達(dá)足夠距離(例如，由較厚層裸片附接材料105提供)以允許另存線接合121。因此，此布置的缺點(diǎn)包含必須反復(fù)地執(zhí)行多次堆疊及線接合操作，并且裸片附接材料厚度不同，從而增加制造成本及復(fù)雜性。

形成圖2中所說明的半導(dǎo)體裝置組合件存在類似挑戰(zhàn)，其中裸片群組沿相反偏移方向疊置。在此方面，圖2說明半導(dǎo)體裝置組合件200，其中襯底201上的裸片的瓦片式堆疊210包含裸片204的兩個(gè)群組202及203，其沿相反偏移方向疊置且通過線接合221電連接到襯底201上的接合指部220。如參考圖2可見，裸片204的第一群組202的至少一些線接合221位于第二群組203的懸垂區(qū)域211下方，且因此必須在將裸片204的第二群組203堆疊于第一群組202上方之前形成。因此，此布置的缺點(diǎn)包含必須反復(fù)地執(zhí)行多次堆疊及線接合操作，并且在襯底中提供額外接合指部，從而增加制造成本及復(fù)雜性。

附圖說明

圖1說明包含半導(dǎo)體裸片的瓦片式堆疊的半導(dǎo)體裝置組合件。

圖2說明包含半導(dǎo)體裸片的瓦片式堆疊的半導(dǎo)體裝置組合件。

圖3說明根據(jù)本技術(shù)的實(shí)施例的包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件的簡化截面圖。

圖4說明根據(jù)本技術(shù)的實(shí)施例的包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件的簡化平面圖。

圖5說明根據(jù)本技術(shù)的實(shí)施例的包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件的簡化平面圖。

圖6說明根據(jù)本技術(shù)的實(shí)施例的包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件的簡化平面圖。

圖7說明根據(jù)本技術(shù)的實(shí)施例的包含半導(dǎo)體裸片的多個(gè)瓦片式堆疊的半導(dǎo)體裝置組合件的簡化平面圖。