[發明專利]使用半導體存儲元件的神經網絡運算電路

有效

• 申請號: 201880057222.3
• 申請日: 2018-08-21
• 公開（公告）號: CN111095300B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 中山雅義;河野和幸;早田百合子;小野貴史;持田禮司
• 申請（專利權）人: 松下控股株式會社
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06G7/60;G11C11/54
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 安香子

將存儲器陣列(10)的多個字線在邏輯上劃分為多個字線區；按每個字線區，具備將任意的字線設為選擇或非選擇的區內字線多路選擇電路；區內字線多路選擇電路按每個字線具備第一閂鎖(31)及第二閂鎖(32)。

技術領域

本發明涉及使用半導體存儲元件的神經網絡運算電路，例如涉及用于這樣的運算電路的字線選擇電路等。

背景技術

隨著信息通信技術的進展，所有的事物與因特網相連的IoT(Internet?ofThings)技術受到關注。在IoT技術中，通過將各種電子設備連接到因特網，期待設備的高性能化，但作為實現更高性能化的技術，近年來活躍地開展電子設備自己進行學習和判斷的人工智能(AI：ArtificialIntelligence)技術的研究開發。

在人工智能技術中，使用對人的腦型信息處理進行工學上的模仿的神經網絡技術，并且以高速、低功耗執行神經網絡運算的半導體集成電路的研究開發正在火熱地進行。

神經網絡電路由將多個輸入以分別具有不同的耦合權重系數的被稱作突觸(synapse)的耦合來連接的被稱作神經元(neuron)的基本元件構成，通過將多個神經元相互連接，能夠進行圖像識別及聲音識別這樣的高級的運算動作。在神經元中，進行對將各輸入與各耦合權重系數相乘后的值全部進行相加的乘加運算動作。

在非專利文獻1中，公開了一種將神經網絡的耦合權重系數保存到電阻變化型非易失性存儲器元件中的神經網絡的運算電路的結構。

其是將神經網絡的耦合權重系數保存到可設定模擬電阻值的電阻變化型非易失性存儲器元件中的結構，向非易失性存儲器元件施加相當于輸入數據的模擬電壓值，利用此時流過的模擬電流值。

神經元中進行的乘加運算動作通過如下處理來進行：將耦合權重系數作為模擬電阻值保存到多個非易失性存儲器元件中，向多個非易失性存儲器元件施加相當于輸入數據的多個模擬電壓值，作為乘加運算結果而得到將流過的電流值合計的模擬電流值。

由于能夠同時執行多個神經元的乘加運算動作，所以能夠進行低耗電、高速動作，但由于神經元的輸入及輸出被用模擬電壓值或模擬電流值處理，所以在神經元間的信息傳遞時，需要使用模擬－數字變換電路(AD變換器電路)將模擬值變換為數字值，再使用數字－模擬變換電路(DA變換器電路)將數字值變換為模擬值，有大規模的神經網絡電路向半導體集成電路的安裝較困難、即大規模的半導體集成化較困難的問題。

在非專利文獻2中，公開了將神經網絡的耦合權重系數保存到電阻變化型非易失性存儲器元件中的神經網絡的運算電路的另一結構。

使用將保存著正側的耦合權重系數的電阻變化型非易失性存儲器元件以陣列狀排列的存儲器陣列(正側存儲器陣列)和將保存著負側的耦合權重系數的非易失性存儲器元件以陣列狀排列的存儲器陣列(負側存儲器陣列)的字線的選擇狀態作為神經網絡的神經元的輸入數據，將在相當于輸入數據的字線的選擇狀態下向多個非易失性存儲器元件施加電壓而流過的電流值合計的模擬電流值通過與正側存儲器陣列、負側存儲器陣列各自的位線連接的判定電路分別變換為電壓值，將比較了其結果的結果作為神經元的乘加運算結果的輸出數據而得到數字值，由此進行乘加運算動作。

輸入數據及輸出數據被以數字值處理，神經元間的信息傳遞也能夠以數字值進行，不需要另外搭載模擬－數字變換電路(AD變換器電路)及數字－模擬變換電路(DA變換器電路)，相對于將輸入數據及輸出數據進行模擬處理的非專利文獻1的結構，半導體集成化比較容易。

另一方面，在神經網絡的運算動作中，需要將神經元的輸出結果作為神經元的耦合目的地的神經元的輸入數據的運算動作。為了實現這一點，采用另行準備正側存儲器陣列、負側存儲器陣列及進行模擬電流值向電壓的變換和比較的電路結構整套的結構。此外，為了實現相當于輸入數據的字線的選擇狀態，需要有選擇任意的多個字線的字線選擇電路，并按每個字線搭載1個觸發器(flip－flop)。