[發明專利]使用半導體存儲元件的神經網絡運算電路

有效

• 申請號: 201880057222.3
• 申請日: 2018-08-21
• 公開（公告）號: CN111095300B
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 中山雅義;河野和幸;早田百合子;小野貴史;持田禮司
• 申請（專利權）人: 松下控股株式會社
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06G7/60;G11C11/54
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 安香子

1.一種使用半導體存儲元件的神經網絡運算電路，其特征在于，具備：

存儲器陣列，具有以矩陣狀配置的多個存儲器單元，上述多個存儲器單元分別連接于多條字線中的1條和多條位線中的1條；

字線多路選擇電路，將上述多條字線中的任意的字線設為選擇或非選擇；

n個判定電路，進行神經網絡的神經元的運算動作，n為1以上的整數；

列選擇電路，將上述多條位線中的1條以上的位線連接于n個上述判定電路的各個上述判定電路；以及

控制電路，控制上述字線多路選擇電路；

上述多條字線以n條為1個單位在邏輯上被劃分為多個字線區；

上述字線多路選擇電路包括按上述多個字線區的每個字線區將上述字線區內的字線設為選擇或非選擇的多個區內字線多路選擇電路；

上述區內字線多路選擇電路按每個字線包括第1閂鎖及第2閂鎖，根據由上述控制電路控制的區選擇信號、區內字線控制信號、第1閂鎖的控制信號、第2閂鎖的控制信號及字線選擇信號，決定上述第1閂鎖及上述第2閂鎖的置位狀態，并基于第1閂鎖的置位狀態，將對應的字線設為選擇或非選擇狀態；

上述判定電路在由上述字線多路選擇電路選擇的字線多路選擇狀態下，進行基于由上述列選擇電路連接的位線的電壓狀態或位線中流過的電流狀態，將第1邏輯值或第2邏輯值作為神經元的運算動作的輸出數據來輸出的判定動作。

2.如權利要求1所述的神經網絡運算電路，其特征在于，

上述控制電路在相同的上述字線多路選擇狀態下將上述判定動作執行多次；

一邊切換上述區選擇信號，一邊依次執行基于通過1次判定動作得到的n個結果來決定由上述區選擇信號選擇的上述區內字線多路選擇電路內的n個第2閂鎖的置位狀態的動作；

在多次的上述判定動作完成后，將上述第2閂鎖的置位狀態向上述第1閂鎖傳送并置位。

3.如權利要求1所述的神經網絡運算電路，其特征在于，

上述字線多路選擇狀態對應于神經網絡的神經元的輸入數據。

4.如權利要求1所述的神經網絡運算電路，其特征在于，

上述存儲器單元保存有神經網絡的耦合權重系數。

5.如權利要求1所述的神經網絡運算電路，其特征在于，

上述存儲器單元是由電阻變化元件形成的電阻變化型非易失性存儲器元件，將神經網絡的耦合權重系數作為電阻值來保存。