[發明專利]閃存單元的存儲柵極驅動器技術

有效

• 申請號: 201880054416.8
• 申請日: 2018-08-27
• 公開（公告）號: CN111033627B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 羅尼·瓦爾科尼;約拉姆·比特森
• 申請（專利權）人: 賽普拉斯半導體公司
• 主分類號: G11C16/12
• 分類號: G11C16/12;G11C16/14;H01L27/11563
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 陸建萍;楊明釗

一種存儲陣列，其包括第一存儲單元，該第一存儲單元包括被耦合以接收第一信號的第一存儲柵極。存儲陣列包括第二存儲單元，該第二存儲單元包括被耦合以接收第二信號的第二存儲柵極。第二信號的幅度不同于第一信號的幅度。存儲陣列包括第三存儲單元，該第三存儲單元包括被耦合以接收第三信號的第三存儲柵極。第三信號的幅度不同于第一信號的幅度和第二信號的幅度。第一信號、第二信號和第三信號被同時接收。

相關申請

本申請是于2018年3月19日提交的第15/925,510號美國非臨時申請的國際申請，其要求于2017年8月30日提交的第62/551,947號美國臨時申請的權益，所有這些申請在此通過引用以其整體并入本文。

背景

閃存(Flash memory)用于各種類型的計算設備。計算設備技術的進步常常導致計算設備物理尺寸的減小。減小計算設備尺寸的一種方法是減小計算設備所使用的閃存的尺寸。

附圖簡述

本公開在附圖的圖中通過示例而非限制的方式說明。

圖1示出了根據實施例的耦合到存儲柵極驅動器電路的內核存儲單元。

圖2示出了根據實施例的耦合到存儲柵極驅動器電路的內核存儲單元的扇區(sector)。

圖3示出了根據實施例的耦合到存儲柵極驅動器電路的內核存儲單元的多個扇區。

圖4A示出了根據一個實施例的在讀取操作期間耦合到存儲柵極驅動器電路的內核存儲單元陣列。

圖4B示出了根據另一個實施例的在編程操作期間耦合到存儲柵極驅動器電路的內核存儲單元陣列。

圖4C示出了根據另一個實施例的在擦除操作期間耦合到存儲柵極驅動器電路的內核存儲單元陣列。

圖5示出了根據一個實施例的存儲柵極驅動器。

圖6示出了根據一個實施例的用于存儲單元的物理扇區的控制信號和電壓電源信號。

圖7A示出了根據實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7B示出了根據另一個實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7C示出了根據一個實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7D示出了根據一個實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7E示出了根據實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7F示出了根據另一個實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7G示出了根據另一個實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7H示出了根據另一個實施例的提供存儲柵極信號的存儲柵極驅動器。

圖7I示出了根據實施例的提供存儲柵極信號的存儲柵極驅動器。

圖8示出了根據實施例的提供存儲柵極信號的存儲柵極驅動器。

圖9示出了根據實施例的具有MG驅動器、SG驅動器、SL驅動器和存儲陣列的內核。

圖10示出了根據實施例的具有MG驅動器電路和eCT閃存陣列的集成電路。

詳細描述