[發(fā)明專利]閃存單元的存儲柵極驅(qū)動器技術(shù)

有效

• 申請?zhí)枺?/td>: 201880054416.8
• 申請日: 2018-08-27
• 公開（公告）號: CN111033627B
• 公開（公告）日: 2021-07-09
• 發(fā)明（設(shè)計）人: 羅尼·瓦爾科尼;約拉姆·比特森
• 申請（專利權(quán)）人: 賽普拉斯半導(dǎo)體公司
• 主分類號: G11C16/12
• 分類號: G11C16/12;G11C16/14;H01L27/11563
• 代理公司: 北京安信方達知識產(chǎn)權(quán)代理有限公司 11262
• 代理人: 陸建萍;楊明釗

1.一種存儲電路，包括：

第一存儲單元，其包括被耦合以從柵極控制電路接收第一信號的第一存儲柵極；

第二存儲單元，其包括被耦合以接收第二信號的第二存儲柵極，其中所述第二信號的幅度不同于所述第一信號的幅度；以及

第三存儲單元，其包括被耦合以接收第三信號的第三存儲柵極，其中所述第三信號的幅度不同于所述第一信號的幅度和所述第二信號的幅度，并且其中所述第一信號、所述第二信號和所述第三信號被同時接收；其中，所述柵極控制電路包括：

第一晶體管，其耦合至第一電源信號并由第一控制信號控制；

第二晶體管，其由第三控制信號控制；

第三晶體管，其耦合至所述第一電源信號并由第二控制信號控制；

第四晶體管，其耦合至第二電源信號并由所述第二控制信號控制；

第五晶體管，其耦合至第三電源信號并由所述第一控制信號控制；

第六晶體管，其耦合至所述第三電源信號并由所述第二控制信號控制；以及

輸出節(jié)點，其耦合至所述第二晶體管、所述第三晶體管、所述第五晶體管和所述第六晶體管，所述輸出節(jié)點用于向所述第一存儲單元的所述第一存儲柵極發(fā)送所述第一信號。

2.根據(jù)權(quán)利要求1所述的存儲電路，其中，所述第一信號是使所述第一存儲單元編程或擦除的電壓信號。

3.根據(jù)權(quán)利要求1所述的存儲電路，其中，所述第二信號是使所述第二存儲單元抑制編程或抑制擦除的電壓信號。

4.根據(jù)權(quán)利要求1所述的存儲電路，其中：

所述第一存儲單元包括第一源極線端子；并且

所述第二存儲單元包括耦合到所述第一存儲單元的所述第一源極線端子的第二源極線端子。

5.根據(jù)權(quán)利要求4所述的存儲電路，其中，所述第三存儲單元包括第三源極線端子，其中，所述第三存儲單元的所述第三源極線端子不耦合到所述第一存儲單元的所述第一源極線端子和所述第二存儲單元的所述第二源極線端子。

6.根據(jù)權(quán)利要求1所述的存儲電路，其中，所述第一信號的幅度大于所述第二信號的幅度，并且所述第二信號的幅度大于所述第三信號的幅度。

7.一種電路，包括：

柵極控制電路，其耦合到第一分柵存儲單元的第一柵極、第二分柵存儲單元的第二柵極和第三分柵存儲單元的第三柵極，其中，所述柵極控制電路用于：

將具有第一電壓的第一信號發(fā)送到所述第一分柵存儲單元的所述第一柵極；

將具有第二電壓的第二信號發(fā)送到所述第二分柵存儲單元的所述第二柵極，其中，所述第二電壓的幅度不同于所述第一電壓的幅度；以及

將具有第三電壓的第三信號發(fā)送到所述第三分柵存儲單元的所述第三柵極，其中，所述第三電壓的幅度不同于所述第一電壓的幅度和所述第二電壓的幅度，并且其中，所述第一信號、所述第二信號和所述第三信號被同時接收，其中，所述柵極控制電路包括：

第一晶體管，其被耦合以接收：

第一端子處的第一電源信號；以及

第一柵極處的第一控制信號；

第二晶體管，其被耦合以接收第一柵極處的第三控制信號；

第三晶體管，其被耦合以接收：

第一柵極處的第二控制信號；以及

第一端子處的所述第一電源信號；

第四晶體管，其被耦合以接收：

第二端子處的第二電源信號；以及

第一柵極處的所述第二控制信號；

第五晶體管，其被耦合以接收第一柵極處的所述第二控制信號；

第六晶體管，其被耦合以接收第一柵極處的所述第三控制信號；以及

輸出節(jié)點，其耦合到：

所述第一分柵存儲單元的所述第一柵極；

所述第三晶體管的第二端子；

所述第二晶體管的第二端子；

所述第五晶體管的第一端子；以及

所述第六晶體管的第一端子。

8.根據(jù)權(quán)利要求7所述的電路，其中，具有所述第一電壓的所述第一信號使得所述第一分柵存儲單元編程或擦除。