[發明專利]電子裝置的制造方法

在審

• 申請號: 201880047322.8
• 申請日: 2018-07-09
• 公開（公告）號: CN110914957A
• 公開（公告）日: 2020-03-24
• 發明（設計）人: 畦崎崇;鐮田潤;森本哲光;木下仁
• 申請（專利權）人: 三井化學東賽璐株式會社
• 主分類號: H01L21/301
• 分類號: H01L21/301;H01L23/00;H05K9/00
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 鐘晶;金鮮英

本發明的電子裝置的制造方法包括下述工序：工序(A)，準備結構體(60)，所述結構體(60)具備具有電路形成面(10A)的電子部件(10)、以及粘著性層疊膜(50)，該粘著性層疊膜(50)依次具有基材層(20)、凹凸吸收性樹脂層(30)和粘著性樹脂層(40)，且粘著性樹脂層(40)側粘貼于電子部件(10)的電路形成面(10A)以保護電路形成面(10A)；工序(B)，在粘貼于粘著性層疊膜(50)的狀態下，對于電子部件(10)形成電磁波屏蔽層(70)。

技術領域

本發明涉及電子裝置的制造方法。

背景技術

在電子裝置的制造工序中，為了對電子部件賦予電磁波屏蔽性，有時在將電子部件的電路形成面用保護膜等進行保護的狀態下，進行在電子部件的表面形成電磁波屏蔽層的工序。通過這樣操作，能夠對電子部件賦予電磁波屏蔽性，能夠阻隔由電子部件產生的電磁波噪聲。由此，能夠抑制電子部件對周邊的其他電子部件造成不良影響。

作為有關這樣的電子部件的電磁波屏蔽性的技術，可舉出例如專利文獻1(國際公開第2010/029819號小冊子)所記載的技術。

現有技術文獻

專利文獻

專利文獻1：國際公開第2010/029819號小冊子

發明內容

發明所要解決的課題

根據本發明人等的研究，發現了以下課題：在將電子部件的電路形成面用保護膜進行保護的狀態下在電子部件的表面形成電磁波屏蔽層時，用于形成電磁波屏蔽層的導電性成分進入電子部件的電路形成面而附著于電路，其結果是有時電路會發生電短路。此外，電路形成面的凹凸越大，則構成電路形成面的電路越易于電短路。特別是使用在電子部件的電路形成面上形成有凸塊電極的電子部件的情況下，存在構成電路形成面的電路易于電短路的傾向。

即，本發明人等發現在具有電磁波屏蔽性的電子裝置的制造方法中，從一邊抑制電子部件的電路形成面的電短路，一邊對電子部件賦予電磁波屏蔽性這樣的觀點來看，存在改善的余地。

本發明是鑒于上述情況而提出的，其提供能夠穩定地獲得能抑制電路形成面的電短路、且具有電磁波屏蔽性的電子裝置的電子裝置的制造方法。

用于解決課題的方法

本發明人等為了實現上述課題而反復進行了深入研究。其結果發現，作為保護電子部件的電路形成面的膜，通過使用依次具有基材層、凹凸吸收性樹脂層和粘著性樹脂層的粘著性層疊膜，從而能夠穩定地獲得能抑制電路形成面的電短路、且具有電磁波屏蔽性的電子裝置，由此完成了本發明。

根據本發明，可提供以下所示的電子裝置的制造方法。

[1]

一種電子裝置的制造方法，其包括下述工序：

工序(A)，準備結構體，所述結構體具備具有電路形成面的電子部件、以及粘著性層疊膜，上述粘著性層疊膜依次具有基材層、凹凸吸收性樹脂層和粘著性樹脂層，且上述粘著性樹脂層側粘貼于上述電子部件的上述電路形成面以保護上述電路形成面，

工序(B)，在粘貼于上述粘著性層疊膜的狀態下，對于上述電子部件形成電磁波屏蔽層。

[2]

根據上述[1]所述的電子裝置的制造方法，其在上述工序(A)與上述工序(B)之間，進一步包括下述工序(C)：

通過使上述凹凸吸收性樹脂層進行交聯，從而提高上述凹凸吸收性樹脂層的耐熱性。

[3]

根據上述[1]或[2]所述的電子裝置的制造方法，其在上述工序(B)之后，進一步包括工序(D)：