[發(fā)明專利]使用端點(diǎn)臨界傳感器電路估計(jì)時(shí)序馳豫

有效

• 申請(qǐng)?zhí)枺?/td>: 201880025775.0
• 申請(qǐng)日: 2018-02-26
• 公開（公告）號(hào): CN110520745B
• 公開（公告）日: 2022-06-14
• 發(fā)明（設(shè)計(jì)）人: R·M·庫(kù)茨;S·S·T·扎伊努恩;P·I·彭澤斯
• 申請(qǐng)（專利權(quán)）人: 高通股份有限公司
• 主分類號(hào): G01R31/317
• 分類號(hào): G01R31/317;G01R31/3193;G06F11/07;H03K5/04
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 傅遠(yuǎn)

本公開的各個(gè)方面描述了使用芯片上的端點(diǎn)臨界傳感器來(lái)測(cè)量時(shí)序馳豫。傳感器電路被附接到芯片上的敏感端點(diǎn)(例如，時(shí)序關(guān)鍵路徑中的邏輯門)，以便傳感器電路接收端點(diǎn)的數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。傳感器電路通過(guò)使數(shù)據(jù)信號(hào)延遲多于時(shí)鐘信號(hào)來(lái)在數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)之間引入偏斜，并且比較偏斜數(shù)據(jù)信號(hào)以確定是否由于引入的偏斜而發(fā)生了誤差。與芯片在測(cè)試模式下的同時(shí)測(cè)試電路操作相比，通過(guò)以不同的延遲量延遲數(shù)據(jù)信號(hào)并且監(jiān)測(cè)哪些延遲會(huì)導(dǎo)致誤差，針對(duì)與芯片上實(shí)現(xiàn)的系統(tǒng)相關(guān)的電路，在芯片操作期間，數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)中的時(shí)序馳豫量(例如，臨界裕量)被測(cè)量。

技術(shù)領(lǐng)域

本公開涉及當(dāng)芯片正在操作時(shí)而非當(dāng)芯片處于測(cè)試模式時(shí)非侵入地測(cè)量計(jì)算機(jī)芯片上的時(shí)序馳豫。

背景技術(shù)

當(dāng)計(jì)算機(jī)芯片被制造時(shí)，付出了巨大努力以確保所有路徑上的時(shí)序裕量適當(dāng)，并且所有晶體管都接收到適當(dāng)?shù)碾妷弘娖健１热纾o態(tài)時(shí)序分析可以被用于以統(tǒng)計(jì)方式確定芯片的最小容許電壓下的最小容許時(shí)鐘頻率。然而，實(shí)際上，當(dāng)芯片正在操作時(shí)，最壞情況時(shí)序條件與最壞情況電壓很少同時(shí)存在。結(jié)果，該芯片被設(shè)計(jì)以過(guò)量裕量，使得其在多種條件下操作。當(dāng)芯片正在操作時(shí)，這種過(guò)量裕量會(huì)導(dǎo)致功率浪費(fèi)。

減少過(guò)量裕量的一種方法是要在芯片上包括測(cè)試電路，諸如在單個(gè)時(shí)序路徑中彼此通信的邏輯門；以及在制造期間將芯片放置在測(cè)試儀上。在制造期間，當(dāng)芯片在測(cè)試儀上時(shí)，邏輯門的時(shí)鐘頻率和電壓可以被降低，直到故障發(fā)生以確定過(guò)量裕量為止。然而，這種測(cè)試增加了制造過(guò)程的額外成本，并且在芯片的測(cè)試模式而非在操作模式下(諸如當(dāng)被最終消費(fèi)者使用時(shí))進(jìn)行。更進(jìn)一步地，添加的測(cè)試電路不能很好地代表芯片上被實(shí)現(xiàn)的系統(tǒng)，并且因此通常無(wú)法指示芯片上實(shí)現(xiàn)的系統(tǒng)的實(shí)際臨界裕量(例如，當(dāng)芯片由于電壓或時(shí)鐘頻率降低而將出現(xiàn)故障時(shí))。

減少過(guò)量裕量的另一方法是包括附加測(cè)試電路，諸如環(huán)形振蕩器，其可以被用于在芯片的操作期間控制芯片上的電壓。然而，這種環(huán)形振蕩器通常不能很好地描述芯片上實(shí)現(xiàn)的系統(tǒng)，可以特定于被用于制作芯片的工藝，并且可能遭受晶片和芯片變化的困擾。更進(jìn)一步地，對(duì)于在芯片上實(shí)現(xiàn)的系統(tǒng)，這種添加的環(huán)形振蕩器很少是最壞情況電壓或關(guān)鍵時(shí)序路徑，并且因此不能給出剩余臨界裕量的很好的指示。

在操作期間(例如，在處理有效載荷數(shù)據(jù)的同時(shí))直到故障發(fā)生之前，減少過(guò)量裕量的其他方法降低芯片上的電壓或時(shí)鐘頻率。然而，這種方法是侵入性的，并且通過(guò)使芯片在操作期間出現(xiàn)故障而不利地影響芯片的操作。

發(fā)明內(nèi)容

提供本發(fā)明內(nèi)容以簡(jiǎn)化形式介紹下文在具體實(shí)施方式中進(jìn)一步描述的一些概念的選擇。該概述并非旨在標(biāo)識(shí)所要求保護(hù)的主題的關(guān)鍵特征或必要特征。

在一個(gè)或多個(gè)實(shí)現(xiàn)方式中，描述了一種用于估計(jì)芯片上的時(shí)序馳豫的電路。該電路包括連接，其用于接收被包括在芯片上的邏輯門的數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)。該電路還包括至少一個(gè)緩沖器單元，其被配置為通過(guò)使數(shù)據(jù)信號(hào)延遲多于時(shí)鐘信號(hào)，來(lái)使數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)偏斜。該電路還包括至少一個(gè)誤差電路，其被耦合到至少一個(gè)緩沖器單元中的相應(yīng)緩沖器單元，并且被配置為：通過(guò)比較從相應(yīng)緩沖器單元輸出的延遲數(shù)據(jù)信號(hào)與延遲少于從相應(yīng)緩沖器單元輸出的延遲數(shù)據(jù)信號(hào)的附加數(shù)據(jù)信號(hào)，來(lái)確定相應(yīng)緩沖器單元是否已經(jīng)發(fā)生了數(shù)據(jù)誤差。該電路還包括至少一個(gè)數(shù)據(jù)收集電路，其被耦合到至少一個(gè)誤差電路中的相應(yīng)誤差電路，并且被配置為：基于對(duì)相應(yīng)緩沖器單元的數(shù)據(jù)誤差的確定來(lái)計(jì)算相應(yīng)緩沖器單元的相應(yīng)誤差指示符。該電路還包括馳豫估計(jì)器電路，其被配置為接收每個(gè)誤差指示符，并且基于該誤差指示符來(lái)估計(jì)邏輯門的數(shù)據(jù)信號(hào)和時(shí)鐘信號(hào)之間的時(shí)序馳豫量。