[發明專利]混合存儲器模塊

在審

• 申請號: 201880025729.0
• 申請日: 2018-05-15
• 公開（公告）號: CN110537172A
• 公開（公告）日: 2019-12-03
• 發明（設計）人: F·A·韋爾
• 申請（專利權）人: 拉姆伯斯公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/0846;G06F12/08;G06F12/06;G06F12/0802;G06F12/0804;G06F12/0808;G06F12/0893;G06F12/0891
• 代理公司: 11256 北京市金杜律師事務所
• 代理人: 馬明月<國際申請>=PCT/US2018

1.一種存儲器模塊，包括：

定義非易失性地址空間的非易失性存儲器組件，所述非易失性地址空間用以將數據存儲在非易失性存儲器地址處；

定義易失性地址空間的易失性存儲器組件，所述易失性地址空間用以利用第一地址標簽來緩存在所述非易失性地址空間中所存儲的所述數據，所述第一地址標簽對應于所述數據的所述非易失性存儲器地址；以及

地址緩沖器組件，用以緩存與在所述非易失性地址空間中所緩存的所述數據相對應的第二地址標簽。

2.根據權利要求1所述的存儲器模塊，其中所述易失性地址空間被分成易失性地址的集合，每個集合用以存儲所述數據的塊，每個塊用以存儲所述數據的緩存行。

3.根據權利要求2所述的存儲器模塊，其中所述易失性地址空間進一步包括回寫緩沖空間，所述地址緩沖器組件用以將所述緩存行中的臟緩存行合計到所述回寫緩沖空間中。

4.根據權利要求2所述的存儲器模塊，所述第二地址標簽中的每個第二地址標簽與所述數據的所述塊中的一個塊相對應。

5.根據權利要求1所述的存儲器模塊，其中所述地址緩沖器組件包括用于緩存所述第二地址標簽的靜態隨機存取存儲器。

6.根據權利要求1所述的存儲器模塊，進一步包括地址邏輯部，所述地址邏輯部用以：在所述地址緩沖器組件評估對第二地址的第二訪問請求的同時，響應于對第一地址的第一訪問請求而訪問所述易失性存儲器組件。

7.根據權利要求1所述的存儲器模塊，所述易失性存儲器組件用以將所述數據緩存在緩存行中，每個緩存行具有存儲裝置，所述存儲裝置用于所述第一地址標簽中的一個第一地址標簽以及臟位和有效位中的至少一項。

8.根據權利要求1所述的存儲器模塊，其中所述第一地址標簽具有第一數目的地址位，并且所述第二地址標簽具有第二數目的地址位，所述第二數目的地址位少于所述第一數目的地址位。

9.根據權利要求1所述的存儲器模塊，其中在所述易失性地址空間中所存儲的所述數據被存儲在緩存行中；并且所述第二地址標簽中的每個第二地址標簽指定多個所述緩存行的塊。

10.根據權利要求1所述的存儲器模塊，其中所述地址緩沖器在將臟位寫入到所述易失性存儲器組件之前合計所述臟位。

11.根據權利要求1所述的存儲器模塊，其中所述地址緩沖器將所述數據的緩存行從所述非易失性存儲器地址移動到所述易失性存儲器組件，所述數據的所述緩存行包括所述數據的所述緩存行中的所請求的一個緩存行，并且其中所述非易失性存儲器組件將所述緩存行重新排序，以使所述緩存行中的所述所請求的一個緩存行的提供提前。

12.根據權利要求1所述的存儲器模塊，所述易失性存儲器組件將緩存行存儲在所述易失性地址空間中，所述地址緩沖器進一步包括臟組緩沖器以存儲針對所述緩存行的組的寫入地址。

13.根據權利要求12所述的存儲器模塊，所述地址緩沖器用以：對于對所述地址緩沖器組件的緩存未命中，將臟位存儲在所述臟組緩沖器中。

14.根據權利要求13所述的存儲器模塊，所述地址緩沖器用以將來自所述臟組緩沖器的所述臟位寫入到所述易失性存儲器組件的所述緩存行中的一個緩存行，所述緩存行中的所述一個緩存行是所述組中的一個組中的多個緩存行中的一個緩存行。

15.根據權利要求14所述的存儲器模塊，其中所述地址緩沖器檢查所述組的所述臟位以清除干凈組中的所述緩存行。

16.根據權利要求1所述的存儲器模塊，其中DRAM緩存能夠以一個集合的增量而被調整。