[發(fā)明專利]具有氣隙和保護(hù)層的IC結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201880014887.6
• 申請日: 2018-02-28
• 公開（公告）號: CN110383472B
• 公開（公告）日: 2023-03-31
• 發(fā)明（設(shè)計(jì)）人: S·拉朱;陳文新;C·C·普拉武圖
• 申請（專利權(quán)）人: 香港科技大學(xué)
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L21/768
• 代理公司: 北京世峰知識產(chǎn)權(quán)代理有限公司 11713
• 代理人: 卓霖;許向彤

提供了一種集成電路結(jié)構(gòu)及其制造方法。該集成電路結(jié)構(gòu)包括：基板；位于基板上的多個(gè)互連結(jié)構(gòu)，該互連結(jié)構(gòu)中的每個(gè)包括側(cè)表面和頂表面，該側(cè)表面在其間直接限定氣隙，以將互連結(jié)構(gòu)彼此隔離；以及平面的保護(hù)層，保護(hù)層位于多個(gè)互連結(jié)構(gòu)的頂部上以覆蓋所有氣隙。保護(hù)層包括掩蔽膜和支撐膜。

相關(guān)申請的交叉引用

本申請要求于2017年3月22日提交的題為“AIR-GAP STRUCTURE IN INTEGRATEDCIRCUITS(集成電路中的氣隙結(jié)構(gòu))”的申請序列號為62/601,416的美國臨時(shí)專利申請的優(yōu)先權(quán)和權(quán)益，其全部內(nèi)容通過引用并入本文。

技術(shù)領(lǐng)域

本公開總體上涉及集成電路(IC)結(jié)構(gòu)及其制造方法，并且尤其涉及具有氣隙和保護(hù)層的IC結(jié)構(gòu)及其制造方法。

背景技術(shù)

集成電路的發(fā)展已導(dǎo)致更高的復(fù)雜性且減小的尺寸。許多半導(dǎo)體元件或器件被封裝在單個(gè)小半導(dǎo)體基板上。這些半導(dǎo)體元件或器件通常使用互連結(jié)構(gòu)結(jié)合在一起以形成集成電路。互連結(jié)構(gòu)通常由導(dǎo)體(諸如銅(Cu)、鋁(Al))或介電材料(諸如二氧化硅(SiO₂))制成。互連結(jié)構(gòu)之間的電隔離是集成電路設(shè)計(jì)的重要且不可或缺的部分，用于防止相鄰的互連結(jié)構(gòu)之間的不希望的電耦合和串?dāng)_。間隙結(jié)構(gòu)和介電材料通常位于互連結(jié)構(gòu)之間用于電隔離。

可以粗略地假設(shè)互連結(jié)構(gòu)的速度與線電阻R和互連結(jié)構(gòu)之間的電容C(寄生電容)的乘積成反比。集成電路的配線級中的RC(電阻-電容諧振)損耗是最終半導(dǎo)體產(chǎn)品的最終性能的重要限制因素。隨著集成電路的發(fā)展，RC延遲對半導(dǎo)體產(chǎn)品的整體延遲的貢獻(xiàn)大于晶體管延遲。還存在其他問題，諸如互連結(jié)構(gòu)之間的串?dāng)_。為了提高半導(dǎo)體產(chǎn)品的最終性能，必須降低RC損耗。這可以通過減小電容C來完成，并且更具體地通過減小互連結(jié)構(gòu)之間的介電材料的介電常數(shù)(k)來完成。

然而，在互連結(jié)構(gòu)之間使用低k介電材料可能存在問題，低k介電材料諸如為純SiO₂(具有4.2的k)、多孔碳摻雜的氧化硅(具有2.4至2的k，取決于孔隙率)、氣凝膠和聚合物。使用這些材料可能會導(dǎo)致材料可靠性、可制造性和集成挑戰(zhàn)的問題。在互連結(jié)構(gòu)之間形成的氣隙或空隙解決了與使用低k介電材料相關(guān)的一些問題。空氣具有接近1的低介電常數(shù)，因此其是合適的低k介電材料。

然而，采用氣隙的當(dāng)前技術(shù)具有其自身的問題。一個(gè)主要問題是由于氣隙的污染導(dǎo)致的集成電路的失靈或者甚至故障。污染可以來自IC結(jié)構(gòu)制造中的各種過程。一些技術(shù)使用介電材料來形成和封閉氣隙。然而，殘留在氣隙中的殘余介電材料仍可能導(dǎo)致污染。另外，形成氣隙的一些技術(shù)、諸如犧牲材料以形成氣隙的方法通常采用需要長處理時(shí)間的許多處理步驟。去除這種犧牲材料也可能是復(fù)雜和困難的。

因此，需要一種具有氣隙以減小互連結(jié)構(gòu)之間的寄生電容的集成電路結(jié)構(gòu)。此外，需要改進(jìn)現(xiàn)有技術(shù)中的這種集成電路結(jié)構(gòu)，以便能夠至少部分地彌補(bǔ)當(dāng)前結(jié)構(gòu)及其制造中固有的問題。

發(fā)明內(nèi)容

本公開提供一種集成電路結(jié)構(gòu)，包括：基板；位于基板上的多個(gè)互連結(jié)構(gòu)，其中，互連結(jié)構(gòu)中的每個(gè)包括側(cè)表面和頂表面，并且側(cè)表面直接在其間限定氣隙，以將互連結(jié)構(gòu)彼此隔離；以及平面的保護(hù)層，保護(hù)層位于多個(gè)互連結(jié)構(gòu)的頂部上以覆蓋所有氣隙。

在某些實(shí)施例中，氣隙基本上在互連結(jié)構(gòu)的整個(gè)厚度上延伸。

在某些實(shí)施例中，氣隙的縱橫比在0.5至5的范圍內(nèi)。

在某些實(shí)施例中，保護(hù)層是連續(xù)的。

在某些實(shí)施例中，保護(hù)層包括掩蔽膜，掩蔽膜密封氣隙以防止材料沉積在氣隙內(nèi)。

在某些實(shí)施例中，掩蔽膜是平面的單層或多層結(jié)構(gòu)，平面的單層或多層結(jié)構(gòu)包括選自半導(dǎo)體、介電材料及其任意組合的一種或多種二維材料。

在某些實(shí)施例中，掩蔽膜的一種或多種二維材料選自石墨烯、六方氮化硼、聚酰亞胺及其任意組合。