[發明專利]半導體裝置

有效

• 申請號: 201880002960.8
• 申請日: 2018-05-24
• 公開（公告）號: CN109564877B
• 公開（公告）日: 2023-08-25
• 發明（設計）人: 生田晃久;櫻井浩司;金井悟
• 申請（專利權）人: 新唐科技日本株式會社
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/786
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 呂文卓

在具備SOI結構的半導體裝置中，源極區域(9)和漏極區域(7)沿著相對置的長度最長的方向即長邊方向伸長，且在與長邊方向正交的方向即短邊方向上排列配置。體區域(4)配置為，在平面視圖下，在長邊方向上伸長，且被漂移區域(5)及絕緣體區域(11)包圍。在此，隨著從體區域(4)的長邊方向的中央部朝向末端部，絕緣體區域(11)與體區域(4)的短邊方向的間隔變窄。由此實現高耐壓化。

技術領域

本發明涉及半導體裝置，尤其是橫型高耐壓MOS晶體管。

背景技術

為了提高EV(Electric?Vehicle：電動車)、混合動力車的行駛距離及防止過充電，不斷開發了對電池的電壓進行監控、計測、監視的BMS(Battery?Management?System：電池管理系統)用的半導體IC(Integrated?Circuit：集成電路)。搭載于EV、混合動力車的車載用電池將多個鋰離子電池單元串聯連接而構成。BMS用半導體IC由于將多個電池單元連接來計測、監視，所以要求具有100V以上的漏源間耐壓的高耐壓MOS(Metal?OxideSemiconductor：金屬氧化物半導體)晶體管。

為了將這樣的高耐壓MOS晶體管集成、并且在高溫下也得到高可靠性，優選使用SOI(Silicon?on?Insulator：絕緣體上硅)基板。在SOI基板中，為了使元件彼此分離，通常利用DTI(Deep?Trench?Isolation：深槽隔離)。這是因為，對于PN結分離而言，在高溫時漏電流增加，進而還容易受到浪涌噪聲的影響，元件間的寄生晶體管工作而容易發生閂鎖(latch?up)。另外，還伴隨著由于雜質擴散區域擴展從而元件分離所需要的面積增大的困難。

高耐壓MOS晶體管存在溝道的導電型為N型或P型這兩種。在本說明書中以橫型P溝道MOS晶體管為例，但如果對各結構的導電型進行變更，則對于橫型N溝道MOS晶體管的情況也同樣地成立。

高耐壓橫型P溝道MOS晶體管的平面布局在采用源極區域及體(body)區域被漏極區域包圍的形態的情況下，容易發生因平面視圖下體區域端部的擊穿而導致的耐壓降低。

為此，在專利文獻1至3中提出了能夠提高耐壓的半導體裝置。

現有技術文獻

專利文獻

專利文獻1：日本特許第5456147號公報

專利文獻2：國際公開第2012/107998號

專利文獻3：日本特開2011-204924號公報

發明概要

發明要解決的課題

但是，在上述的專利文獻1至3所公開的技術中，分別設想了耐壓為幾十V左右的器件的元件末端部的布局，對于在本發明的應用中所設定的目標耐壓為100V以上的器件而言，與更高電壓的施加相應地，向柵極絕緣膜與STI區域邊界部的電場增強，因此僅通過專利文獻1至3所公開的對策，對于所要求的耐壓提高而言是不充分的。

發明內容

本發明是鑒于上述課題而做出的，目的在于提供一種高耐壓MOS晶體管結構的半導體裝置，其能夠緩和平面視圖下的元件末端部的電場集中而實現高耐壓的提高。

用于解決課題的手段