[實用新型]處理芯片

有效

• 申請號: 201822243937.8
• 申請日: 2018-12-29
• 公開（公告）號: CN208478328U
• 公開（公告）日: 2019-02-05
• 發明（設計）人: 宋益偉;周濤
• 申請（專利權）人: 銳迪科微電子（上海）有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 鈄颯颯;劉芳

本實用新型提供一種處理芯片，包括：殼體和封裝在所述殼體內部的芯體；所述芯體至少包括用于對接收到的輸入信號進行差分放大獲得輸出信號的第一處理路徑和第二處理路徑；其中，每個處理路徑設置有用于連接至電源的電源端，所述電源端包括正向電源端和負向電源端；至少兩個電源管腳和與所述電源管腳相鄰的閑置管腳設置在所述殼體上；其中，所有電源端連接至所述至少兩個電源管腳，且每個電源管腳連接至少一個電源端。從而可以優化芯片管腳的排布和連接方式，減少處理芯片焊接時出現的短路情況，降低信道中正向信號和負向信號之間的干擾。

技術領域

本實用新型涉及集成電路技術領域，尤其涉及一種處理芯片。

背景技術

隨著集成電路技術的發展，半導體晶片或者介質基片上可以制作越來越多的電子器件，通過將電子器件用布線進行連接，從而形成一個整體的模塊電路，最后通過封裝技術對模塊電路進行封裝，得到體積小、功耗低的集成電路。

目前，對聲頻信號進行放大的電路也被各種處理芯片所替代。圖1為現有的處理芯片的封裝結構示意圖，圖2為處理芯片的內部電路原理示意圖。如圖1、圖2所示，芯片內部電路的各個引腳分別與對應功能的封裝管腳連接。其中，封裝管腳27、封裝管腳28分別與芯片內部的第一處理路徑的正向電源端、負向電源端連接；封裝管腳16、封裝管腳15分別與芯片內部的第二處理路徑的正向電源端、負向電源端連接。

但是，這種封裝管腳的連接和排布方式，容易造成芯片管腳焊接時出現短路的情況，甚至引起信道中正向信號和負向信號之間的干擾。

實用新型內容

本實用新型提供一種處理芯片，以優化芯片管腳的排布和連接方式，減少處理芯片焊接時出現的短路情況，降低信道中正向信號和負向信號之間的干擾。

本實用新型實施例提供一種處理芯片，殼體和封裝在所述殼體內部的芯體；所述芯體至少包括用于對接收到的輸入信號進行差分放大獲得輸出信號的第一處理路徑和第二處理路徑；其中，每個處理路徑設置有用于連接至電源的電源端，所述電源端包括正向電源端和負向電源端；

至少兩個電源管腳和與所述電源管腳相鄰的閑置管腳設置在所述殼體上；其中，所有電源端連接至所述至少兩個電源管腳，且每個電源管腳連接至少一個電源端。

在一種可能的設計中，所述殼體設置有管腳組，管腳組與處理路徑一一對應，每個管腳組包括電源管腳和相鄰的閑置管腳。

在一種可能的設計中，每個處理路徑的正向電源端和負向電源端均連接至該處理路徑對應的電源管腳；其中所有電源管腳相鄰的封裝管腳為閑置管腳。

在一種可能的設計中，所述第一處理路徑和第二處理路徑中任一處理路徑的正向電源端連接至所述任一處理路徑對應的電源管腳，另一處理路徑的正向電源端連接至所述任一處理路徑的正向電源端；所述另一處理路徑的負向電源端連接至所述另一處理路徑對應的電源管腳，所述任一處理路徑的負向電源端連接至所述另一處理路徑的負向電源端；其中所有電源管腳相鄰的封裝管腳為閑置管腳。

在一種可能的設計中，每個處理路徑的正向電源端連接至該處理路徑對應的電源管腳，處理路徑的負向電源端連接至不同處理路徑的正向電源端；其中所有電源管腳相鄰的封裝管腳為閑置管腳。

在一種可能的設計中，每個處理路徑的負向電源端連接至該處理路徑對應的電源管腳，處理路徑的正向電源端連接至不同處理路徑的負向電源端；其中所有電源管腳相鄰的封裝管腳為閑置管腳。

在一種可能的設計中，所述第一處理路徑設置在所述第二處理路徑的上方，每個處理路徑的正向電源端位于該處理路徑的負向電源端的上方。

在一種可能的設計中，所述第一處理路徑的正向電源端與所述第一處理路徑對應的電源管腳對應設置，所述第一處理路徑的負向電源端與所述第一處理路徑對應的閑置管腳對應設置；