[實用新型]處理芯片有效
| 申請號： | 201822243937.8 | 申請日： | 2018-12-29 |
| 公開（公告）號： | CN208478328U | 公開（公告）日： | 2019-02-05 |
| 發明（設計）人： | 宋益偉;周濤 | 申請（專利權）人： | 銳迪科微電子（上海）有限公司 |
| 主分類號： | H01L23/48 | 分類號： | H01L23/48 |
| 代理公司： | 北京同立鈞成知識產權代理有限公司 11205 | 代理人： | 鈄颯颯;劉芳 |
| 地址： | 201203 上海市自由*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 電源端 電源管腳 處理路徑 處理芯片 殼體 芯體 本實用新型 差分放大 負向信號 殼體內部 連接方式 輸出信號 芯片管腳 短路 負向 管腳 排布 正向 封裝 信道 焊接 電源 閑置 優化 | ||
1.一種處理芯片，其特征在于，包括：殼體和封裝在所述殼體內部的芯體；所述芯體至少包括用于對接收到的輸入信號進行差分放大獲得輸出信號的第一處理路徑和第二處理路徑；其中，每個處理路徑設置有用于連接至電源的電源端，所述電源端包括正向電源端和負向電源端；
至少兩個電源管腳和與所述電源管腳相鄰的閑置管腳設置在所述殼體上；其中，所有電源端連接至所述至少兩個電源管腳，且每個電源管腳連接至少一個電源端。
2.根據權利要求1所述的處理芯片，其特征在于，所述殼體設置有管腳組，管腳組與處理路徑一一對應，每個管腳組包括電源管腳和相鄰的閑置管腳。
3.根據權利要求2所述的處理芯片，其特征在于，每個處理路徑的正向電源端和負向電源端均連接至該處理路徑對應的電源管腳；其中所有電源管腳相鄰的封裝管腳為閑置管腳。
4.根據權利要求2所述的處理芯片，其特征在于，所述第一處理路徑和第二處理路徑中任一處理路徑的正向電源端連接至所述任一處理路徑對應的電源管腳，另一處理路徑的正向電源端連接至所述任一處理路徑的正向電源端；所述另一處理路徑的負向電源端連接至所述另一處理路徑對應的電源管腳，所述任一處理路徑的負向電源端連接至所述另一處理路徑的負向電源端；其中所有電源管腳相鄰的封裝管腳為閑置管腳。
5.根據權利要求2所述的處理芯片，其特征在于，每個處理路徑的正向電源端連接至該處理路徑對應的電源管腳，處理路徑的負向電源端連接至不同處理路徑的正向電源端；其中所有電源管腳相鄰的封裝管腳為閑置管腳。
6.根據權利要求2所述的處理芯片，其特征在于，每個處理路徑的負向電源端連接至該處理路徑對應的電源管腳，處理路徑的正向電源端連接至不同處理路徑的負向電源端；其中所有電源管腳相鄰的封裝管腳為閑置管腳。
7.根據權利要求2所述的芯片，其特征在于，所述第一處理路徑設置在所述第二處理路徑的上方，每個處理路徑的正向電源端位于該處理路徑的負向電源端的上方。
8.根據權利要求7所述的芯片，其特征在于，所述第一處理路徑的正向電源端與所述第一處理路徑對應的電源管腳對應設置，所述第一處理路徑的負向電源端與所述第一處理路徑對應的閑置管腳對應設置；
所述第二處理路徑的負向電源端與所述第二處理路徑對應的電源管腳對應設置，所述第二處理路徑的正向電源端與所述第二處理路徑對應的閑置管腳對應設置。
9.根據權利要求1-8中任一項所述的芯片，其特征在于，所述閑置管腳位于電源管腳和BSPL管腳之間。
10.根據權利要求1-8中任一項所述的芯片，其特征在于，每個處理路徑還對應有輸入引腳；每個處理路徑的輸入引腳，用于接收該處理路徑的輸入信號；所述殼體設置有輸入管腳，所述輸入管腳與所有處理路徑的輸入引腳一一對應地設置和連接。
11.根據權利要求1-8中任一項所述的芯片，其特征在于，每個處理路徑還對應有輸出引腳；每個處理路徑的輸出引腳，用于輸出該處理路徑的輸出信號；所述殼體設置有輸出管腳，所述輸出管腳與所有處理路徑的輸入引腳一一對應地設置和連接。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于銳迪科微電子（上海）有限公司，未經銳迪科微電子（上海）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201822243937.8/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種水冷散熱器的散熱模塊
- 下一篇：用于SOT/TSOT封裝的引線框架
