[實用新型]一種支持二次開發的串/并轉化的接口處理板卡

有效

• 申請號: 201822179311.5
• 申請日: 2018-12-24
• 公開（公告）號: CN209265223U
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 黃振;王斌龍
• 申請（專利權）人: 中國電子科技集團公司第二十研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 顧潮琪

本實用新型提供了一種支持二次開發的串/并轉化的接口處理板卡，LVDS收/發器與FPGA的I/O管腳連接，Flash存貯芯片的串行數據管腳、時鐘管腳、片選管腳分別與FPGA芯片管腳連接，時鐘及時鐘驅動芯片，時鐘輸出管腳與時鐘驅動芯片輸入管腳連接，時鐘驅動芯片輸出與FPGA時鐘芯片連接，電源轉換芯片輸入電壓端與功能模塊的直流電源相連，接口電平轉換芯片的LVTTL信號管腳與FPGA的I/O連接，TTL信號管腳與連接器連接，監測復位芯片的檢測管腳分別和電源轉換芯片的輸出電壓管腳連接。本實用新型簡化級聯關系，易于理解和工程實現，能夠實現用戶不同的異步串行傳輸協議，可以廣泛應用于各類數據鏈端機。

技術領域

本發明涉及通信與網絡領域中的指揮控制數據鏈設備集成技術。

背景技術

自定義并行總線是數據鏈設備集成中處理單元級聯的基本技術，在數據鏈設備中廣泛應用。自定義并行總線優點在于信號線定義單一明確，信息傳輸時序簡單，工程實現簡易。但同時這種設計也存在較多的缺點，一是各單元間級聯信號繁多，布局布線復雜不易小型化；二是級聯信號線功能固定單一，不易擴展，硬件單元不易通用化；三是單端離散信號線，抗干擾能力較低，傳輸速率不高；四是不支持二次開發，設備軟件管理與功能檢測能力低下。這些不足限制了數據鏈裝備的模塊化、小型化、通用化的發展趨勢，降低了數據鏈設備的實裝和使用性。

串行通信一般可分為異步模式和同步模式，異步串行總線的數據發送端和接收端的參考時鐘非同一時鐘源，發送端和接收端由各自的時鐘來控制數據的發送和接收，時鐘源彼此獨立、互不同步。異步串行通信不需要同步時鐘信號，利于簡化級聯關系，同時也降低了時鐘信號傳輸畸變引起傳輸誤碼。異步串行總線應用于數據鏈設備各功能單元之間的級聯，可以大幅度降低單元模塊間的信號線數量，簡化級聯關系，降低布局布線復雜程度；級聯信號線從單一固定型變為通用型信息傳輸信號線，是提升功能單元通用化的硬件基礎；異步差分串行總線的高效共模干擾抑制特性，是提高單元間的信息交換速率的保障；支持異步串行傳輸協議，是數據鏈設備功能擴展的前提，利于軟件管理、升級維護，利于設備對各功能單元的工作狀態檢測，提高設備的實時性控制能力和單元模塊的BIT自檢能力。

隨著數據鏈設備應用平臺的小型化、多樣化發展，數據鏈設備的傳統設計理念已經不適應要求，必須向著小型化、通用化、標準化、模塊化的方向發展。同時，系統的健康運行對數據鏈裝備內部功能模塊的管理、控制和診斷能力也提出了較高的要求，必須提高設備主機單元對各功能模塊單元的軟件控制能力、軟件維護管理能力。因此，在數據鏈功能單元中嵌入異步串行接口模塊能夠滿足發展需要和實際使用要求，能夠獲得較大的效益。

發明內容

為了克服現有技術的不足，本發明提供一種支持二次開發的串/并轉化的接口處理板卡，實現數據鏈設備處理單元之間異步串行通信，支持二次開發，開發軟件完備易操作，維護成本低，利于產品工程化和系列化。

本發明解決其技術問題所采用的技術方案是：一種支持二次開發的串/并轉化的接口處理板卡，包括現場可編程陣列FPGA、LVDS收/發器、Flash存貯芯片、時鐘驅動芯片、電源轉換芯片、接口電平轉換芯片和監測復位芯片。