[實用新型]一種射頻前端電路

有效

• 申請號: 201822127695.6
• 申請日: 2018-12-18
• 公開（公告）號: CN209105172U
• 公開（公告）日: 2019-07-12
• 發明（設計）人: 熊正東
• 申請（專利權）人: 珠海泰芯半導體有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04B1/401
• 代理公司: 廣東朗乾律師事務所 44291
• 代理人: 閆有幸

本實用新型公開了一種射頻前端電路，包括低噪聲放大器、I路混頻器、Q路混頻器以及級聯電路；所述低噪聲放大器用于將單端信號轉換成差分信號并放大；所述級聯電路接收所述低噪聲放大器輸出差分信號，輸出差分信號給所述I路混頻器以及Q路混頻器；所述I路混頻器以及Q路混頻器用于將差分信號進行混頻后輸出；所述級聯電路包括第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8以及第九NMOS管N9組成的共源極放大器，提高了級聯電路的共模抑制比，使得級聯電路輸出到I路混頻器以及Q路混頻器的差分信號具有更好的差分特性。

〖技術領域〗

本實用新型涉及集成電路技術領域，尤其涉及一種射頻前端電路。

〖背景技術〗

如圖1所示，現有的射頻前端電路包括低噪聲放大器LNA、I路混頻器 Mixer1、Q路混頻器Mixer2以及用于級聯低噪聲放大器與I路混頻器MIXER1、Q路混頻器Mixer2的級聯電路；低噪聲放大器LNA(LNA的全稱為Low Noise Amplifier)用于將單端信號轉換成差分信號并放大；級聯電路用于低噪聲放大器與I路混頻器Mixer1、Q路混頻器Mixer2的級聯；I路混頻器Mixer1用于將信號進行混頻后輸出，Q路混頻器Mixer2用于將信號進行混頻后輸出。

如圖2所示，現有技術中的低噪聲放大器LNA包括第一NMOS管N1、第二NMOS 管N2、第一電容C1、第二電容C2以及巴侖Balun；巴侖Balun的兩個輸入端與第一電容C1并聯，一端接電源VDD，另一端與第一NMOS管N1的漏極連接；第一NMOS 管N1的的源極與第二NMOS管N2的漏極連接；第二NMOS管N2的柵極接收射頻輸入信號(即單端信號)，第二NMOS管N2的漏極接地GND；巴侖Balun的兩個輸出端與第二電容C2并聯，用于輸出差分信號；第一NMOS管N1與第二NMOS管N2組成放大電路，用于放大信號；第一電容C1與第二電容C2均為電容值可調的電容，用于調諧；巴侖Balun用于將單端信號轉換成差分信號。

現有技術中的低噪聲放大器雖然能夠將單端信號轉換成差分信號，但是仍然存在以下問題：對于頻率小于1GHZ的亞吉赫茲信號，為了保證巴侖Balun的阻抗Z的穩定(其中，Z＝jwL，w＝2πf，Z與f成正比)，低噪聲放大器需要電感值L 更大的巴侖Balun；對于疊層巴侖Balun而言，電感值L越大，疊層巴侖Balun下層金屬的功率因素Q值越低，疊層巴侖Balun的損耗越大；對于平面巴侖Balun而言，電感值L越大，平面巴侖Balun的面積越大，平面巴侖Balun因為襯底渦流導致的損耗(其中，襯底渦流導致的損耗與平面巴侖Balun面積的1.5次方成正比) 就越大。

如圖2所示，現有技術中的級聯電路包括第一PMOS管P1、第二PMOS管P2、第三NMOS管N3、第四NMOS管N4、第一電阻R1、第二電阻R2、第一開關K1、第二開關K2、第三電容C3以及第四電容C4；第三NMOS管N3的柵極以及第四NMOS管N4 的柵極與低噪聲放大器LNA的兩個輸出端連接，接收低噪聲放大器LNA輸出的差分信號；第三NMOS管N3的源極以及第四NMOS管N4的源極分別與第一電阻R1的一端以及第二電阻R2的一端連接；第一電阻R1的另一端與第二電阻R2的另一端接地GND；第一開關K1與第一電阻R1并聯，第二開關K2與第二電阻R2并聯；第一電阻R1與第一電阻R2電阻R2均為電阻值可調的源極退化電阻；第三NMOS管N3的漏極以及第四NMOS管N4的漏極分別與第一PMOS管P1的漏極以及第二PMOS管P2的漏極連接；第一PMOS管P1的源極以及第二PMOS管P2的源極接電源VDD；第一PMOS管 P1的漏極以及第二PMOS管P2的漏極分別與第三電容C3的一端以及第四電容C4的一端連接，第三電容C3的另一端與第四電容C4的另一端輸出差分信號給I路混頻器Mixer1、Q路混頻器Mixer2；第三電容C3與第四電容C4均為隔直電容。