[實用新型]一種SDR平臺的數字信號處理裝置

有效

• 申請號: 201822099544.4
• 申請日: 2018-12-14
• 公開（公告）號: CN208607662U
• 公開（公告）日: 2019-03-15
• 發明（設計）人: 王曉曦;陳彬
• 申請（專利權）人: 成都定為電子技術有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 成都巾幗知識產權代理有限公司 51260
• 代理人: 邢偉

本實用新型公開了一種SDR平臺的數字信號處理裝置，包括第一FPGA芯片和第二FPGA芯片，所述第一FPGA芯片和第二FPGA芯片連接；所述第一FPGA芯片上連接有第一JTAG接口、第一PROM、第一DDR3存儲模塊和第一FMC連接器；所述第二FPGA芯片上連接有第二JTAG接口、第二PROM、第二FMC連接器和第三FMC連接器。本實用新型提供了一種SDR平臺的數字信號處理裝置，具有豐富的FPGA資源和接口資源，并且支持通過FMC標準插卡進行功能擴展。

技術領域

本實用新型涉及數字信號處理，特別是涉及一種SDR平臺的數字信號處理裝置。

背景技術

軟件定義的無線電 (SDR) 是無線電廣播通信技術，它基于軟件定義的無線通信協議而非通過硬連線實現；SDR 能夠針對多模式、多頻和多功能無線通信設備的問題提供有效而安全的解決方案，SDR平臺在無線通信、高速光通信互連的信號處理、雷達或電子戰系統等系統有著廣泛的應用。

數字信號處理裝置（板卡）是SDR平臺的重要組成部分，對于SDR平臺的正常工作有著至關重要的作用，但是，就目前而言，SDR平臺的數字信號處理裝置還面臨著接口資源和擴展性能不足等諸多問題。

實用新型內容

本實用新型的目的在于克服現有技術的不足，提供一種SDR平臺數字信號處理裝置，具有豐富的FPGA資源和接口資源，并且支持通過FMC標準插卡進行功能擴展。

本實用新型的目的是通過以下技術方案來實現的：一種SDR平臺的數字信號處理裝置，包括第一FPGA芯片和第二FPGA芯片，所述第一FPGA芯片和第二FPGA芯片連接；

所述第一FPGA芯片上連接有第一JTAG接口、第一PROM、第一DDR3存儲模塊和第一FMC連接器；所述第二FPGA芯片上連接有第二JTAG接口、第二PROM、第二FMC連接器和第三FMC連接器。

優選地，所述第一FPGA芯片和第二FPGA芯片之間同時通過GTX總線和LVDS總線連接；所述第一PROM與第一FPGA芯片之間通過SPI總線連接；所述第二PROM與第二FPGA芯片之間通過SPI總線連接。

優選地，所述第一FMC連接器和第二FMC連接器均為FMC標準的HPC連接器，所述第三FMC連接器為FMC標準的LPC連接器。

優選地，所述數字信號處理裝置還包括第一以太網模塊和USB接口，所述第一以太網模塊和USB接口均與第一FPGA芯片連接。

優選地，所述數字信號處理裝置還包括第二以太網模塊和IO總線接口J5，所述第二以太網模塊和IO總線接口J5均與第二FPGA芯片連接。

優選地，所述數字信號處理裝置還包括外供時鐘接口、隨路時鐘接口、板載OCXO時鐘和時鐘分配網絡，所述時鐘分配網絡的輸入端與外供時鐘接口、隨機時鐘接口和板載OCXO時鐘連接，時鐘分配網絡的輸出端分別與第一FPGA芯片、第二FPGA芯片、第一FMC連接器、第二FMC連接器和第三FMC連接器連接；其中，所述時鐘分配網絡包括時鐘選擇模塊和功分器，所述時鐘選擇模塊的輸入端分別與外供時鐘接口、隨路時鐘接口和板載OCXO時鐘連接，時鐘選擇模塊的輸出端與功分器連接，所述功分器的輸出端分別與第一FPGA芯片、第二FPGA芯片、第一FMC連接器、第二FMC連接器和第三FMC連接器連接。

本實用新型的有益效果是：本實用新型具有豐富的FPGA資源和接口資源；同時，本實用新型還包括外供時鐘接口、隨路時鐘接口、板載OCXO時鐘和時鐘分配網絡，在不同場景下能夠根據需要對時鐘進行選擇，提高了裝置的應用靈活性；本實用新型的FPGA芯片上連接有MC標準的HPC/LPC連接器，支持通過FMC標準插卡進行功能擴展。

附圖說明

圖1為本實用新型的原理示意圖；

圖2為時鐘分配網絡的連接示意圖；