[實用新型]一種集成電路

有效

• 申請號: 201822024731.6
• 申請日: 2018-12-04
• 公開（公告）號: CN209471957U
• 公開（公告）日: 2019-10-08
• 發明（設計）人: A·薩拉菲亞諾斯;A·馬扎基
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L23/00;G01R31/28
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張曦

1.一種集成電路，其特征在于，包括：

半導體襯底，所述半導體襯底被制造在掩埋半導體層之上，并且包括被配置為接收供應電壓的供應端子和被配置為接收參考電壓的參考端子；

所述半導體襯底支撐至少一個器件，所述至少一個器件被配置為檢測所述半導體襯底經由其背面的可能減薄，所述至少一個器件包括：

非反相緩沖器，所述非反相緩沖器包括第一MOS晶體管和第二MOS晶體管，所述第一MOS晶體管和所述第二MOS晶體管是互補的并且串聯耦合在所述供應端子與所述參考端子之間；輸入端子和輸出端子，所述輸出端子是所述第一MOS晶體管和所述第二MOS晶體管兩者共同的電極；包括所述供應端子的所述掩埋半導體層；

控制電路，所述控制電路被配置為生成處于第一狀態的輸入信號；

其中在處于所述第一狀態的所述輸入信號存在并且所述襯底的減薄不存在的情況下，所述非反相緩沖器以第一配置操作，在所述第一配置中，所述第一MOS晶體管被配置為在所述輸出端子上遞送具有所述第一狀態的信號，并且在所述第一配置中，所述第二MOS晶體管被關斷；并且

其中所述控制電路被配置為如果所述輸出端子上的所述信號處于與所述第一狀態不同的狀態，則生成指示所述襯底的減薄已經發生的控制信號。

2.根據權利要求1所述的集成電路，其特征在于：

其中所述控制電路進一步被配置為生成處于第二狀態的所述輸入信號；并且

其中在處于所述第二狀態的所述輸入信號存在并且所述襯底的減薄不存在的情況下，所述非反相緩沖器以第二配置操作，在所述第二配置中，所述第一MOS晶體管被配置為在所述輸出端子處遞送具有所述第二狀態的信號；并且

其中如果由所述輸出端子遞送的所述信號處于所述第一狀態，則所述控制電路進一步生成指示所述襯底的減薄已經發生的第二控制信號。

3.根據權利要求2所述的集成電路，其特征在于，其中所述第一MOS晶體管包括：

電極半導體第一區域，所述電極半導體第一區域位于所述半導體襯底的正面并且耦合到所述輸出端子；

絕緣豎直柵極區域，所述絕緣豎直柵極區域在所述電極半導體第一區域與所述掩埋半導體層之間延伸，所述掩埋半導體層包括豎直晶體管的電極半導體第二區域；并且

其中所述第二MOS晶體管耦合在所述輸出端子與所述參考端子之間；

所述控制電路被配置為：在所述第二配置中，關斷所述第一MOS晶體管，并且經由所述第二MOS晶體管將所述輸出端子耦合到所述參考端子，以及在所述第一配置中，經由所述第一MOS晶體管將所述輸出端子耦合到所述供應端子，并且關斷所述第二MOS晶體管。

4.根據權利要求3所述的集成電路，其特征在于，其中所述第二MOS晶體管是水平晶體管，所述水平晶體管的電極半導體第一區域和電極半導體第二區域被制造在所述半導體襯底的正面處。

5.根據權利要求3所述的集成電路，其特征在于，其中所述半導體襯底耦合到所述參考端子，所述第二MOS晶體管是豎直晶體管，所述第二MOS晶體管的柵極包括第二絕緣豎直電極，所述第二絕緣豎直電極從所述半導體襯底的正面延伸到第二半導體阱中，諸如以穿過所述掩埋半導體層，所述半導體襯底包括所述第二MOS晶體管的電極半導體區域。

6.根據權利要求3所述的電路，其特征在于，其中所述半導體襯底包括第一導電類型的第一半導體阱和第二導電類型的第二半導體阱，所述第一MOS晶體管具有所述第二導電類型并且被制造在所述第一半導體阱中，所述第二MOS晶體管具有所述第一導電類型并且被制造在所述第二半導體阱中。

7.根據權利要求6所述的集成電路，其特征在于，其中所述第二MOS晶體管是水平晶體管，所述水平晶體管的電極半導體第一區域和電極半導體第二區域被制造在所述半導體襯底的正面處。