[實用新型]一種減小電壓差的電壓傳遞電路及存儲芯片、存儲器

有效

• 申請?zhí)枺?/td>: 201821978746.X
• 申請日: 2018-11-28
• 公開（公告）號: CN209266025U
• 公開（公告）日: 2019-08-16
• 發(fā)明（設(shè)計）人: 張登軍;李建球;安友偉;余作歡;楊小龍;劉大海;張亦鋒;李迪;陳曉君;逯釗琦
• 申請（專利權(quán)）人: 合肥博雅半導(dǎo)體有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;H02H9/04
• 代理公司: 廣州嘉權(quán)專利商標事務(wù)所有限公司 44205
• 代理人: 陳慧華

本實用新型公開了一種減小電壓差的電壓傳遞電路及存儲芯片、存儲器，本實用新型通過2個P型mos管和4個N型mos管連接并以所述4個N型mos管的源極作為控制信號端，通過控制電平的高低實現(xiàn)對各個mos管導(dǎo)通和截止的控制，實現(xiàn)了電路中各個mos管在工作時，最大電壓差不超過一定值，從而有效保護mos管，保證電路的可靠性。

技術(shù)領(lǐng)域

本實用新型涉及一種存儲器的電壓傳遞電路，特別是一種減小電壓差的電壓傳遞電路及存儲芯片、存儲器。

背景技術(shù)

在存儲器電路中，采用電壓傳遞電路從外界準確的給芯片內(nèi)部加入電壓信號，來實現(xiàn)對存儲器的讀取和擦寫，而作為輸入的電壓按照電壓高低包括低電平、高電平和高電壓三種；由于精細化的mos管對電壓非常敏感，為了確保其工作的可靠性，有必要減低電路中mos管兩端的電壓差。

實用新型內(nèi)容

為解決上述問題，本實用新型提供了一種減小電壓差的電壓傳遞電路，能夠有效降低電路中的MOS管的電壓差，保護MOS管，從而提高電路可靠性和耐久性。

本實用新型解決其問題所采用的技術(shù)方案是：

一種減小電壓差的電壓傳遞電路，包括控制信號發(fā)生電路和電壓輸出電路，所述電壓輸出電路包括2個P型mos管和4個N型mos管，2個P型mos管分別為MP1和MP2，4個N型mos管分別為MN1、MN2、MN3和MN4，所述MP1和MP2的源極連接到正電壓輸入端HV，所述MN1、MN2、MN3和MN4的源極均連接到所述控制信號發(fā)生電路的輸出端MGND，所述MN1和MN2漏極與所述MP1的漏極連接作為第一電壓輸出點，所述MN3和MN4的漏極與所述MP2的漏極連接作為第二電壓輸出點，所述MP1和MN2兩者的柵極連接到所述第二電壓輸出點，所述MP2和MN3兩者的柵極連接到所述第一電壓輸出點，所述MN1和MN4的柵極分別連接到控制信號SEL。

進一步，所述控制信號發(fā)生電路包括一個非門、一個P型mos管MP0和一個N型mos管MN0，所述非門的輸出端連接所述MP0和MN0的柵極，所述MP0的漏極與所述MN0的漏極連接作為輸出端MGND。

進一步，所述非門和所述MP0的源極的輸入信號均為低電平或高電平的電平信號SEL＿VGND，所述MN0的源極接地。

進一步，所述控制信號SEL輸入低電平或高電平的電平信號，所述正電壓輸入端HV輸入高電平到高電壓的電平信號。

一種存儲器芯片，包括有上述的一種減小電壓差的電壓傳遞電路。

一種存儲器，設(shè)置有至少一個存儲器芯片，包括有上述的一種減小電壓差的電壓傳遞電路。

本實用新型的有益效果是：本實用新型通過2個P型mos管和4個N型mos管連接并以所述4個N型mos管的源極作為控制信號端，實現(xiàn)了電路中各個mos管在工作時，最大電壓差不超過一定值，從而有效保護mos管，保證電路的可靠性。

附圖說明

下面結(jié)合附圖和實施例對本實用新型作進一步說明。

圖1是本實用新型的實施例的控制信號發(fā)生電路的電路圖；

圖2是本實用新型的實施例實現(xiàn)傳遞電壓電路的電路圖；

圖3是本實用新型的實施例的輸入輸出電平變化示意圖。

具體實施方式