[實用新型]一種減小電壓差的電壓傳遞電路及存儲芯片、存儲器有效
| 申請號： | 201821978746.X | 申請日： | 2018-11-28 |
| 公開（公告）號： | CN209266025U | 公開（公告）日： | 2019-08-16 |
| 發明（設計）人： | 張登軍;李建球;安友偉;余作歡;楊小龍;劉大海;張亦鋒;李迪;陳曉君;逯釗琦 | 申請（專利權）人： | 合肥博雅半導體有限公司 |
| 主分類號： | G11C16/26 | 分類號： | G11C16/26;H02H9/04 |
| 代理公司： | 廣州嘉權專利商標事務所有限公司 44205 | 代理人： | 陳慧華 |
| 地址： | 230012 安徽省合肥市新站區當涂北路5*** | 國省代碼： | 安徽;34 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 電壓傳遞電路 本實用新型 存儲器 存儲芯片 電壓差 減小 電路 控制信號端 最大電壓差 控制電平 導通 源極 截止 保證 | ||
1.一種減小電壓差的電壓傳遞電路，其特征在于：包括控制信號發生電路和電壓輸出電路，所述電壓輸出電路包括2個P型mos管和4個N型mos管，2個P型mos管分別為MP1和MP2，4個N型mos管分別為MN1、MN2、MN3和MN4，所述MP1和MP2的源極連接到正電壓輸入端HV，所述MN1、MN2、MN3和MN4的源極均連接到所述控制信號發生電路的輸出端MGND，所述MN1和MN2漏極與所述MP1的漏極連接作為第一電壓輸出點，所述MN3和MN4的漏極與所述MP2的漏極連接作為第二電壓輸出點，所述MP1和MN2兩者的柵極連接到所述第二電壓輸出點，所述MP2和MN3兩者的柵極連接到所述第一電壓輸出點，所述MN1和MN4的柵極分別連接到控制信號SEL。
2.根據權利要求1所述的一種減小電壓差的電壓傳遞電路，其特征在于：所述控制信號發生電路包括一個非門、一個P型mos管MP0和一個N型mos管MN0，所述非門的輸出端連接所述MP0和MN0的柵極，所述MP0的漏極與所述MN0的漏極連接作為輸出端MGND。
3.根據權利要求2所述的一種減小電壓差的電壓傳遞電路，其特征在于：所述非門和所述MP0的源極的輸入信號均為低電平或高電平的電平信號SEL＿VGND，所述MN0的源極接地。
4.根據權利要求1所述的一種減小電壓差的電壓傳遞電路，其特征在于：所述控制信號SEL輸入低電平或高電平的電平信號，所述正電壓輸入端HV輸入高電平到高電壓的電平信號。
5.一種存儲芯片，其特征在于：包括有如權利要求1－4任一所述的減小電壓差的電壓傳遞電路。
6.一種存儲器，設置有至少一個存儲器芯片，其特征在于：包括有如權利要求1－4任一所述的減小電壓差的電壓傳遞電路。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于合肥博雅半導體有限公司，未經合肥博雅半導體有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201821978746.X/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種體全息圖像存儲系統
- 下一篇：一種差分快速讀取電路、存儲芯片及存儲器
