[實用新型]超結MOSFET終端結構

有效

• 申請號: 201821941302.9
• 申請日: 2018-11-23
• 公開（公告）號: CN209071338U
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 陸懷谷
• 申請（專利權）人: 深圳市谷峰電子有限公司;香港谷峰半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 上海恒慧知識產權代理事務所(特殊普通合伙) 31317
• 代理人: 張寧展

一種超結MOSFET終端結構，包括：N型重摻雜襯底及形成于其上的N型輕摻雜外延層；所述N型輕摻雜外延層包括元胞區及終端區；所述元胞區中形成有至少一個晶體管單元，所述晶體管單元包括形成于所述N型輕摻雜外延層中的一對元胞區P柱；該一對元胞區P柱頂端分別連接有一P型體區；所述N型輕摻雜外延層表面形成有柵極結構；所述終端區中形成有至少一個終端區P柱；所述終端區P柱的寬度等于所述元胞區P柱寬度的一半，間距也是元胞區P柱寬度的一半，所述終端P形區的間距逐漸加大。本實用新型可以提升器件終端區耐壓能力，改善高壓超結MOSFET器件的多種特性；器件制作方法與現有工藝兼容，有多種實現方式，可以在現有工藝條件下進一步提升超結MOSFET終端結構的耐壓能力。

技術領域

本實用新型屬于半導體器件領域，涉及一種超結MOSFET終端結構。

背景技術

高壓功率MOSFET(簡稱為VDMOSFET)可以通過減薄漏端漂移區的厚度來減小導通電阻，然而，減薄漏端漂移區的厚度就會降低器件的擊穿電壓，因此在VDMOSFET中，提高器件的擊穿電壓和減小器件的導通電阻是一對矛盾，超結MOSFET采用新的耐壓層結構，利用一系列的交替排列的P型和N型半導體薄層，在較低反向電壓下將P型N型區耗盡，實現電荷相互補償，從而使N型區在高摻雜濃度下實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓，打破傳統功率MOSFET導通電阻的理論極限。

超結MOSFET具有導通損耗低、柵極電荷低、開關速度快、器件發熱小和能效高的優點，產品可廣泛用于個人電腦、筆記本電腦、上網本或手機、照明(高壓氣體放電燈)產品、電視機(液晶或等離子電視機)和游戲機等高端消費電子產品的電源或適配器。

請參閱圖2、圖3，圖2、圖3分別顯示為常規的高壓超結MOSFET結構(以下簡稱HV-MOS)和低壓超結MOSFET結構(以下簡稱LV-MOS)。如圖2所示，高壓超結MOSFET包括N型重摻雜襯底101、N型輕摻雜外延層102及形成于所述N型輕摻雜外延層102中的P柱103和P型體區104，所述N型輕摻雜外延層102表面形成有柵氧化層105及多晶硅柵極106。如圖3所示，低壓超結MOSFET包括形成于N型外延層中的多晶硅柱107及多晶硅柵極108。HV-MOS和LV-MOS都是在N型外延層上通過一定的工藝方式，形成一個縱向的溝槽結構，這樣可以在器件耐壓的同時，極大地降低導通電阻，提高器件性能。

但是高壓MOS管和低壓MOS管在器件結構和工藝方法上又有很多不同點：

1)器件橫向尺寸上，HV-MOS的原胞尺寸(pitch)一般在十幾微米，而LV-MOS的pitch一般只有幾微米。在相同的芯片面積上，LV-MOS的原胞密度會比HV-MOS高出很多，所以低壓器件對于工藝特征尺寸和光刻對準精度等要求更高，難度更大。

2)器件縱向尺寸上，HV-MOS的N型外延層厚度和溝槽深度一般有幾十微米，而LV-MOS會在幾個微米。對于引入的這樣一個深槽結構，其深度越深，工藝難度越大，所以高壓器件更加依賴于溝槽的深度和工藝；

3)溝槽實現的工藝上，HV-MOS的P柱(Ppillar-trench)是由P型雜質構成的，在N型外延層上首先利用深槽刻蝕工藝直接挖出溝槽結構，然后外延生長P型雜質層。而LV-MOS的多晶硅柱是由二氧化硅層和多晶硅層構成的，在N型外延層中挖出溝槽，然后熱生長二氧化硅介質層，在進行多晶硅的淀積，形成所需的多晶硅柱。

如今，功率器件的元胞區已經能夠通過設計使其達到較高的耐壓水平，但是在實際的生產過程中，還需要考慮晶體管的邊緣區域，對于垂直器件來說，一個芯片的邊緣部分的元胞除了要承受垂直方向上的電壓外，還要承受水平方向上的電壓，因此器件的終端邊緣區域成為制約整個器件擊穿電壓的一個不可忽視的因素。

因此，提供一種超結MOSFET終端結構及其制作方法，以進一步提高高壓超結MOSFET終端區的耐壓能力，從而提高晶體管的整體耐壓能力，成為本領域技術人員亟待解決的一個重要技術問題。

實用新型內容