[實用新型]晶圓和半導體器件

有效

• 申請號: 201821921900.X
• 申請日: 2018-11-21
• 公開（公告）號: CN209087831U
• 公開（公告）日: 2019-07-09
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/77;H01L21/66
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本公開提供一種晶圓和半導體器件，涉及半導體技術領域。該晶圓包括:襯底；介質層，位于遠離襯底的一側面上；晶圓允收測試電路，形成于介質層中，晶圓允收測試電路包括金屬互連層；溝槽，形成于介質層中位于晶圓允收測試電路側部，溝槽填充有保護層；其中，溝槽的深度大于等于晶圓允收測試電路的深度。當沿著切割道區域對芯片進行切割時，保護層材料具有彈性,可以緩沖芯片切割時的應力問題,減輕龜裂的產生，并且在出現龜裂時，溝槽和填充的保護層材料可防止龜裂擴大，從而提升芯片的良率與穩定性。

技術領域

本申請涉及半導體技術領域，尤其涉及一種晶圓和半導體器件。

背景技術

在半導體集成電路制造過程中，需要對晶圓進行晶圓允收測試(WAT，WaferAcceptance Test)。半導體制造設計中通常會在切割道區域放置獨立的電路,用來測試芯片的電性,監控制造工藝中是否存在問題，其中包含了金屬氧化物場效應管(MOS)、導孔(Via)、金屬電路(MetalCircuit)等。WAT測試是對完成制造程序后的晶圓上的測試結構進行的一種電性測試。

當WAT測試后,進行封裝程序時需要使用金剛刀切割芯片，進行切晶(dicing)步驟。如果切割到金屬線路時,容易拉扯金屬線路而產生切割道龜裂(crack)，這樣會影響芯片內有效線路的良率與穩定性問題。如果裂痕過大，則芯片內的有效線路則會更容易損壞，影響芯片良率。

因此，有必要提供一種新的技術方案改善上述方案中存在的一個或者多個問題。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

實用新型內容

本公開的目的在于提供一種晶圓、半導體器件及其制造方法，至少在一定程度上克服由于相關技術的限制和缺陷而導致的切割導致龜裂的技術問題。

根據本公開的一個方面，提供一種晶圓，包括晶粒區域和切割道區域，所述切割道區域包括：

襯底；

介質層，位于遠離所述襯底的一側面上；

晶圓允收測試電路，形成于所述介質層中，所述晶圓允收測試電路包括金屬互連層；

溝槽，形成于所述介質層中位于所述晶圓允收測試電路側部，所述溝槽填充有保護層；

其中，所述溝槽的深度大于等于所述晶圓允收測試電路的深度。

在一個實施例中，所述切割道區域還包括測試焊墊，所述測試焊墊位于介質層上。

在一個實施例中，溝槽包圍所述晶圓允收測試電路。

在一個實施例中，所述溝槽在垂直于切割方向存在有缺口。

在一個實施例中，所述保護層包括聚酰亞胺和正硅酸乙酯中的一種或多種。

在一個實施例中，所述溝槽的寬度為1-10微米，和/或所述溝槽距離所述WAT電路的水平距離為1-10微米。

在一個實施例中，所述溝槽的深度大于所述晶圓允收測試電路的深度超過100nm。

在一個實施例中，所述溝槽的縱切面呈矩形或倒梯形。

在一個實施例中，所述溝槽的俯視圖呈矩形、圓形或者橢圓形。

在一個實施例中，所述溝槽的俯視圖呈多層矩形、多層圓形或者多層橢圓形。

根據本公開的另一方面，提供一種半導體器件，包括上述的晶圓。

根據本公開的又一方面，提供一種半導體器件制造方法，包括：

提供襯底；