[實用新型]一種針對多負載DDRX互連菊花鏈拓撲的優化結構

有效

• 申請號: 201821873513.3
• 申請日: 2018-11-14
• 公開（公告）號: CN209546012U
• 公開（公告）日: 2019-10-25
• 發明（設計）人: 姜杰;吳均
• 申請（專利權）人: 深圳市一博電路有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K1/02
• 代理公司: 深圳市遠航專利商標事務所(普通合伙) 44276
• 代理人: 張朝陽;袁浩華

本實用新型公開了高速PCB設計技術領域中的一種針對多負載DDRX互連菊花鏈拓撲的優化結構，在驅動端的輸出主干道上設有若干個負載，相鄰兩個負載之間通過中間走線連接，輸出主干道的特征阻抗小于中間走線的特征阻抗。本實用新型通過調整菊花鏈拓撲主干與分支部分走線的特征阻抗，使信號路徑的特征阻抗趨于一致，改善了阻抗連續性，從而有效減輕信號的反射，減小了容性負載效應的影響，提高了信號完整性。

技術領域

本實用新型涉及高速PCB設計技術領域，具體的說，是涉及一種針對多負載DDRX互連菊花鏈拓撲的優化結構。

背景技術

印制電路板(Printed Circuit Board，PCB板)又稱印刷電路板，是電子產品的物理支撐以及信號傳輸的重要組成部分。隨著DDR(Double Data Rate Synchronous DynamicRandom Access Memory)技術的更新升級，信號速率不斷提升，互連鏈路的非理想效應越來越顯著，主要表現在多負載的情況下。

由于分支和負載芯片較多，容性負載的影響不可避免：首先，普通過孔是呈容性的；其次芯片封裝上存在寄生電容(約0.33～0.44pF)；此外Die(芯片裸片，未封裝前的形式)上存在寄生電容(約0.77～2.12pF)。所有的這些電容效應都會降低信號傳輸路徑的有效特征阻抗。

傳統方法將同一信號的各段走線控制為相同的特征阻抗值(如單端線50歐姆，差分線100歐姆)，由于容性負載的影響，信號路徑的有效特征阻抗會發生變化，導致信號路徑阻抗的不連續，進而造成信號的反射，從而制約了高速多負載DDRX(“X”表示不同代的DDR技術)互連設計的實現。

上述缺陷，值得改進。

發明內容

為了克服現有的技術的不足，本實用新型提供一種針對多負載DDRX互連菊花鏈拓撲的優化結構。

本實用新型技術方案如下所述：

一種針對多負載DDRX互連菊花鏈拓撲的優化結構，在驅動端的輸出主干道上設有若干個負載，相鄰兩個所述負載之間通過中間走線連接，其特征在于，所述輸出主干道的特征阻抗小于所述中間走線的特征阻抗。

根據上述方案的本實用新型，其特征在于，所述輸出主干道的特征阻抗為所述中間走線的特征阻抗的0.7-0.9倍。

根據上述方案的本實用新型，其特征在于，所述負載為4個DDR顆粒時，所述輸出主干道的特征阻抗較所述中間走線的特征阻抗小5歐姆。

根據上述方案的本實用新型，其特征在于，所述負載為8個DDR顆粒時，所述輸出主干道的特征阻抗較所述中間走線的特征阻抗小10歐姆。

根據上述方案的本實用新型，其特征在于，所述輸出主干道線寬大于所述中間走線的線寬。

根據上述方案的本實用新型，其特征在于，所述負載所在的分支走線的特征阻抗大于所述中間走線的特征阻抗。

進一步的，所述分支走線的特征阻抗為所述中間走線的特征阻抗的1.1-1.2倍。

進一步的，所述輸出主干道線寬大于所述中間走線的線寬，所述分支走線的線寬小于所述中間走線的線寬。

根據上述方案的本實用新型，其有益效果在于，本實用新型通過調整菊花鏈拓撲主干與分支部分走線的特征阻抗，使信號路徑的特征阻抗趨于一致，改善了阻抗連續性，從而有效減輕信號的反射，減小了容性負載效應的影響，提高了信號完整性。

附圖說明

圖1為本實用新型的結構示意圖。

圖2為本實用新型微帶線阻抗的示意圖。

圖3為本實用新型帶狀線阻抗的示意圖。