[實用新型]一種新型屏蔽柵功率MOS的器件

有效

• 申請號: 201821774123.0
• 申請日: 2018-10-30
• 公開（公告）號: CN209626226U
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 李澤宏;吳玉舟;王為;謝馳
• 申請（專利權）人: 貴州恒芯微電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/49;H01L29/423;H01L23/552
• 代理公司: 貴陽中新專利商標事務所 52100
• 代理人: 劉楠

本實用新型提出的一種新型屏蔽柵功率MOS器件，采用不摻雜多晶硅屏蔽柵，該屏蔽柵電位浮空不與源極相連，且柵極與屏蔽柵間無層間氧化層。本實用新型提出的浮空不摻雜多晶硅屏蔽柵結構，在保持與傳統屏蔽柵結構相似的低的密勒電容的同時，顯著提高器件的擊穿電壓，降低正向導通電阻，顯著降低了柵源電容，即減小了器件的輸入電容。此外由于重摻雜多晶硅柵極和不摻雜多晶硅屏蔽柵之間無層間氧化層，提高了柵氧可靠性，同時使得本實用新型的屏蔽柵功率MOS器件制造完溝槽后可直接熱生長柵氧化層，省去了原有傳統屏蔽柵功率MOS制造屏蔽柵和形成柵極結構的工藝流程，簡化了工藝復雜程度。

技術領域

本實用新型屬于功率半導體器件技術領域，具體涉及一種新型屏蔽柵功率MOS的器件結構及其制造方法。

背景技術

新型屏蔽柵功率MOS通過在傳統Trench MOS的結構基礎上，在槽柵下增加一次多晶淀積和刻蝕形成屏蔽柵極，該屏蔽柵一般與源極電位相連，屏蔽了柵極與相對的漏極之間的電容，即密勒電容。采用屏蔽柵結構可大大降低密勒電容，提高器件的開關速度。同時利用屏蔽柵的電荷平衡作用可顯著提高MOS的擊穿電壓，降低器件的導通電阻。但由于屏蔽柵與源極相連，這會大大增加柵源電容。在實際制造過程中，在長柵氧化層時，由于多晶硅屏蔽柵的原因，靠近屏蔽柵處的柵氧化層會長得比較薄，這會導致柵氧的漏電流增加，耐壓降低，帶來柵氧化層的可靠性問題。對這種屏蔽柵結構功率MOS改進能使柵源電容降低，截止時擊穿電壓進一步提高，器件可靠性也可得到增強。

實用新型內容

本實用新型所要解決的技術問題為提供一種具有屏蔽柵結構的功率MOS器件，它可以優化器件的性能。

為解決傳統新型屏蔽柵功率MOS柵源電容過大、柵氧可靠性問題，本實用新型提出一種新型屏蔽柵結構功率MOS器件，在溝槽底部淀積的屏蔽柵采用不摻雜的多晶硅，同時其電位設置為浮空，不與源極電位相連，有效降低柵源電容。此外柵極和屏蔽柵之間不做層間氧化層，避免了由此帶來的柵氧可靠性問題，同時簡化了屏蔽柵結構制造的流程。

屏蔽柵結構保證功率MOS漂移區的電荷平衡效應降低導通電阻、提高擊穿電壓，同時利用不摻雜多晶硅的半絕緣性調制耐壓時漂移區的電勢線分布更為均勻，從而使得本實用新型結構具有比傳統新型屏蔽柵功率MOS更高的擊穿電壓。不摻雜多晶硅浮空使得本實用新型具有與傳統Trench VDMOS相同的柵源電容，而大大降低柵漏密勒電容。

本實用新型的技術方案是，一種新型屏蔽柵功率MOS器件，包括金屬化漏端電極1、N+襯底2、位于N+襯底2上方的N-外延層3，所述N-外延層上部兩側為P型體區4，所述P型體區4中設置有相互獨立的N+源區5，柵氧化層6，淀積不摻雜多晶硅并刻蝕形成屏蔽柵7，淀積重摻雜多晶硅形成柵極8，淀積的硼磷硅玻璃9，上表面金屬化源極10。

其中淀積的重摻雜多晶硅10與柵極電位連接，不摻雜的多晶硅不與源極電位連接。

本實用新型的有益效果為，反向截止時，由于有多晶硅與氧化層形成的深溝槽存在，使得該功率MOS的擊穿電壓不只由外延層摻雜濃度和厚度決定，深溝槽引入的橫向電場產生的電荷平衡效應對其耐壓會有輔助作用，此外本實用新型提出的不摻雜多晶硅屏蔽柵本身的半絕緣特性可更好的調制外延層中的電場，因而在達到一定電壓的條件下，外延層濃度值可選取更高，這就有利于降低器件正向導通時的電阻，減小正向導通時的功耗。此外由于本實用新型中的不摻雜多晶硅屏蔽柵不與源極相連，使得器件具有與傳統TrenchVDMOS相同的柵源電容。同時由于重摻雜多晶硅柵極與不摻雜多晶硅屏蔽柵間無層間氧化層，因而在流片過程中可一次生長柵氧化層，避免了傳統新型屏蔽柵功率MOS在淀積完層間氧化層后生長的柵氧底部厚度偏薄的問題，提高了器件柵氧化層的可靠性，簡化了工藝復雜度。

附圖說明

圖1是傳統Trench VDMOS器件的結構示意圖；

圖2是實施例1的結構示意圖；