[實用新型]封裝堆疊結構

有效

• 申請?zhí)枺?/td>: 201821764520.X
• 申請日: 2018-10-29
• 公開（公告）號: CN208861978U
• 公開（公告）日: 2019-05-14
• 發(fā)明（設計）人: 黃海榮;邵滋人
• 申請（專利權）人: 紫光宏茂微電子（上海）有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/31;H01L23/498
• 代理公司: 上海市嘉華律師事務所 31285
• 代理人: 黃琮;傅云

本實用新型實施例公開了一種封裝堆疊結構，包括：基板、第一芯片、第二芯片、第一儲存芯片、第二儲存芯片、控制芯片和空間墊片。第一芯片通過粘片膜疊設在基板上，并通過多根金線與基板電性連接。控制芯片通過粘片膜疊設在基板上，控制芯片通過多根金線與基板電性連接。空間墊片通過粘片膜疊設在控制芯片的上表面。第一儲存芯片通過粘片膜疊設在第一芯片和空間墊片的上表面，并通過多根金線與基板電性連接。第二儲存芯片通過粘片膜疊設在第一儲存芯片的上表面，并通過多根金線與基板電性連接。第二芯片通過粘片膜疊設在第二儲存芯片上，并通過多根金線與基板電性連接，從而實現(xiàn)不使用FOW膜實現(xiàn)兩層芯片的封裝堆疊，且不增加封裝結構的厚度。

技術領域

本實用新型實施例涉及半導體封裝領域，尤其涉及一種封裝堆疊結構。

背景技術

當前行業(yè)內使用兩層芯片進行堆疊時，通常將兩層芯片進行連續(xù)堆疊，由于需要在芯片上方設置金線連接點，通過金線與基板形成電性連接，為了使上層的芯片不影響下層芯片設置金線連接點，兩層芯片之間通常使用線上可流動膜(FOW膜)粘結材料，提供芯片之間的低應力結合，在金線鍵合過程中保證芯片在對應位置上不發(fā)生移動，控制兩層芯片之間的空隙高度，避免不同芯片間金線鍵合相互擠壓。另外，通過在兩層芯片之間設置支撐結構，從而使兩層芯片之間預留空隙，保證兩層芯片的上方均可以設置金線連接點。

本申請的發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術中，采用FOW膜材料封裝，由于FOW膜材料價格昂貴，使封裝結構的成本大幅上升。通過支撐結構封裝時，會使封裝結構厚度增加，不利于電子產(chǎn)品的輕薄化。

實用新型內容

本實用新型的目的在于提供一種封裝堆疊結構，不使用FOW膜實現(xiàn)兩層芯片的封裝堆疊，且不增加封裝結構的厚度。

本實用新型實施例提供一種，封裝堆疊結構，包括：基板、第一芯片、第二芯片、第一儲存芯片、第二儲存芯片、控制芯片和空間墊片；

所述第一芯片通過第一粘片膜疊設在所述基板的上表面，并通過多根第一金線與所述基板電性連接；

所述控制芯片通過第二粘片膜疊設在所述基板的上表面，且與所述第一芯片平行設置，所述控制芯片通過多根第二金線與所述基板電性連接；

所述空間墊片通過第三粘片膜疊設在所述控制芯片的上表面，且所述空間墊片的上表面與所述第一芯片的上表面位于同一水平面；

所述第一儲存芯片通過第四粘片膜和第五粘片膜分別疊設在所述第一芯片和所述空間墊片的上表面，并通過多根第三金線與所述基板電性連接；

所述第二儲存芯片通過第六粘片膜疊設在所述第一儲存芯片的上表面，并通過多根第四金線與所述基板電性連接；

所述第二芯片通過第七粘片膜疊設在所述第二儲存芯片的上表面，并通過多根第五金線與所述基板電性連接；

通過將第二芯片與第一芯片分隔堆疊形成的封裝堆疊結構，從而避免使用FOW膜而實現(xiàn)兩層芯片的封裝堆疊，且不增加封裝結構的厚度。

在一種可行的方案中，所述第一芯片與所述第一儲存芯片之間形成兩個對稱的第一臺階；

所述第一臺階處分別設有多個第一金線連接點；

所述多根第一金線的一端分別與各所述第一金線連接點連接，另一端與所述基板連接，使所述第一芯片與所述基板電性連接；

第一臺階可以保證第一芯片的上表面兩端均可以設置多個第一金線連接點，避免上層的第一儲存芯片擠壓多根第一金線。

在一種可行的方案中，所述空間墊片與所述控制芯片之間形成兩個相互對稱的第二臺階；

所述兩個第二臺階處分別設有多個第二金線連接點；