[實用新型]一種基于憶阻器陣列的神經(jīng)網(wǎng)絡突觸覺結構

有效

• 申請?zhí)枺?/td>: 201821762448.7
• 申請日: 2018-10-29
• 公開（公告）號: CN208922326U
• 公開（公告）日: 2019-05-31
• 發(fā)明（設計）人: 肖建;張健;童祎;張糧;吳錦值;洪聰
• 申請（專利權）人: 南京郵電大學
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 劉珊珊

本實用新型提出一種基于憶阻器陣列的神經(jīng)網(wǎng)絡突觸覺結構，用于連接神經(jīng)網(wǎng)絡中前一層神經(jīng)元與后一層神經(jīng)元；該神經(jīng)網(wǎng)絡突觸覺結構包括突觸陣列，突觸陣列包括n*m個突觸結構，每個突觸結構由一個肖基特二極管和一個憶阻器件串聯(lián)而成；肖基特二極管的陽極作為突觸結構的輸入端，肖基特二極管的陰極與憶阻器件的輸入端相連，憶阻器件的輸出端作為突觸結構的輸出端；位于同一行的m個突觸結構的輸入端相連，作為本行突觸陣列的輸入端；而位于同一列的n個突觸結構的輸出端相連，作為本列突觸陣列的輸出端；所述突觸陣列共有n個輸入端和m個輸出端。本實用新型能夠防止憶阻器電路在信息處理過程中發(fā)生多路漏電流現(xiàn)象；且能夠根據(jù)實際輸入信號的規(guī)模和特點進行擴展和改變。

技術領域

本發(fā)明涉及憶阻器技術領域，尤其是一種基于憶阻器陣列的神經(jīng)網(wǎng)絡突觸覺結構。

背景技術

憶阻器目前主要是用來作為存儲器進行讀寫和使用，但是在憶阻器處理運算信息的方面仍然存在著應用實踐的缺陷，比如：集成困難、成品率低、成本高昂等。在實際上使用憶阻器交叉陣列結構(Cross-bar)時，有個必須解決的關鍵問題-漏電流，漏電流是有益電路中不按照期望路徑流動的電流，并且隨著陣列規(guī)模的進一步擴大，漏電流也會增加，由此限制了憶阻器的規(guī)模，已有的憶阻器和CMOS結合的1T1M結構雖能夠解決漏電流問題，但因其實現(xiàn)工藝復雜，工業(yè)制備時間長，這對于研究憶阻器處理信息技術方面存在著巨大的成本耗費和時間投入。

發(fā)明內(nèi)容

發(fā)明目的：針對現(xiàn)有技術中憶阻器陣列制備成本高、難度大、不易擴展，且存在憶阻器漏電流現(xiàn)象的技術問題，本發(fā)明提出一種基于憶阻器陣列的神經(jīng)網(wǎng)絡突觸覺結構。

技術方案：為實現(xiàn)上述技術效果，本發(fā)明提出的技術方案為：

一種基于憶阻器陣列的神經(jīng)網(wǎng)絡突觸覺結構，所述神經(jīng)網(wǎng)絡突觸覺結構用于連接神經(jīng)網(wǎng)絡中前一層神經(jīng)元與后一層神經(jīng)元；所述神經(jīng)網(wǎng)絡突觸覺結構包括突觸陣列，突觸陣列包括n*m個突觸結構，其中，n為突觸陣列的行數(shù)，m為突觸陣列的列數(shù)；每個突觸結構由一個肖基特二極管和一個憶阻器件串聯(lián)而成；同一個突觸結構中，肖基特二極管的陽極作為突觸結構的輸入端，肖基特二極管的陰極與憶阻器件的輸入端相連，憶阻器件的輸出端作為突觸結構的輸出端；

位于同一行的m個突觸結構的輸入端相連，作為本行突觸陣列的輸入端；而位于同一列的n個突觸結構的輸出端相連，作為本列突觸陣列的輸出端；所述突觸陣列共有n個輸入端和m個輸出端。

進一步的，所述神經(jīng)網(wǎng)絡突觸覺結構還包括m個運算放大器，m個運算放大器的輸入端分別與突觸陣列的m個輸出端相連，運算放大器的輸出結果即為相應列的輸出結果。

進一步的，所述突觸陣列的輸出信號為：

V_out＝V_in*W

其中，V_out為輸出信號矩陣，V_out＝[V_out1，V_out2，…，V_OUTm]，V_outi為突觸陣列第j列的輸出信號，j∈[1，2，…，n]；V_in為突觸陣列的輸入信號矩陣，V_in＝[V_in1，V_in2，…，V_inn]，V_inj為突觸陣列第i行的輸入信號，i∈[1，2，…，m]；W為突觸陣列的權值系數(shù)矩陣， W＝[w_ij]_m×n，w_ij為突觸陣列中第i行的第j個突觸結構所提供的權值系數(shù)，其中，R_x為第j列所連接的運算放大器的等效電阻，R_Mij為突觸陣列中第i行的第j個突觸結構中憶阻器件的等效電阻。

有益效果：與現(xiàn)有技術相比，本發(fā)明具有以下優(yōu)勢：