[實用新型]一種基于憶阻器陣列的神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201821762448.7
• 申請日: 2018-10-29
• 公開（公告）號: CN208922326U
• 公開（公告）日: 2019-05-31
• 發(fā)明（設(shè)計）人: 肖建;張健;童祎;張糧;吳錦值;洪聰
• 申請（專利權(quán)）人: 南京郵電大學(xué)
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 南京瑞弘專利商標事務(wù)所(普通合伙) 32249
• 代理人: 劉珊珊

1.一種基于憶阻器陣列的神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)，其特征在于，所述神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)用于連接神經(jīng)網(wǎng)絡(luò)中前一層神經(jīng)元與后一層神經(jīng)元；所述神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)包括突觸陣列，突觸陣列包括n*m個突觸結(jié)構(gòu)，其中，n為突觸陣列的行數(shù)，m為突觸陣列的列數(shù)；每個突觸結(jié)構(gòu)由一個肖基特二極管和一個憶阻器件串聯(lián)而成；同一個突觸結(jié)構(gòu)中，肖基特二極管的陽極作為突觸結(jié)構(gòu)的輸入端，肖基特二極管的陰極與憶阻器件的輸入端相連，憶阻器件的輸出端作為突觸結(jié)構(gòu)的輸出端；

位于同一行的m個突觸結(jié)構(gòu)的輸入端相連，作為本行突觸陣列的輸入端；而位于同一列的n個突觸結(jié)構(gòu)的輸出端相連，作為本列突觸陣列的輸出端；所述突觸陣列共有n個輸入端和m個輸出端。

2.根據(jù)權(quán)利要求1所述的一種基于憶阻器陣列的神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)，其特征在于，所述神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)還包括m個運算放大器，m個運算放大器的輸入端分別與突觸陣列的m個輸出端相連，運算放大器的輸出結(jié)果即為相應(yīng)列的輸出結(jié)果。

3.根據(jù)權(quán)利要求2所述的一種基于憶阻器陣列的神經(jīng)網(wǎng)絡(luò)突觸覺結(jié)構(gòu)，其特征在于，所述突觸陣列的輸出信號為：

V_out＝V_in*W

其中，V_out為輸出信號矩陣，V_out＝[V_out1，V_out2，…，V_OUTm]，V_outi為突觸陣列第j列的輸出信號，j∈[1，2，…，n]；V_in為突觸陣列的輸入信號矩陣，V_in＝[V_in1，V_in2，…，V_inn]，V_inj為突觸陣列第i行的輸入信號，i∈[1，2，…，m]；W為突觸陣列的權(quán)值系數(shù)矩陣，W＝[w_ij]_m×n，w_ij為突觸陣列中第i行的第j個突觸結(jié)構(gòu)所提供的權(quán)值系數(shù)，其中，R_x為第j列所連接的運算放大器的等效電阻，R_Mij為突觸陣列中第i行的第j個突觸結(jié)構(gòu)中憶阻器件的等效電阻。