[實用新型]硅穿孔互連結構

有效

• 申請號: 201821762014.7
• 申請日: 2018-10-29
• 公開（公告）號: CN209071319U
• 公開（公告）日: 2019-07-05
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/528;H01L21/768
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本實用新型涉及半導體技術領域，提出一種硅穿孔互連結構，可以包括多層基體和連接導線；多層基體的各層基體上均設置有多個硅穿孔，且各層基體依次錯位堆疊設置使硅穿孔部分連通；連接導線設于硅穿孔內，以連通多層基體上的對應電路。本實用新型利用基體的錯位設置，使得各層基體上的硅穿孔錯位連接來達到硅穿孔(TSV)跳線的需求，可以不使用RDL制成；該硅穿孔互連結構良率較好，可以降低生產耗時和生產成本。

技術領域

本實用新型涉及半導體技術領域，尤其涉及一種硅穿孔互連結構。

背景技術

在節省寶貴的布局空間或是增加內聯機的效率時，經常會使用到硅穿孔(TSVThrough Silicon Vias)。硅穿孔是一種垂直導電通孔，其可以完全貫穿硅材料所制成的基板或晶圓。

現有技術中的硅穿孔位移是靠金屬線繞線而成，一般使用RDL(Re-DistributionLayer重布線層)達成。

但是其制造程序過于復雜、制成耗時太久、成本太高、良率低。

因此，有必要研究一種新的硅穿孔互連結構。

所述背景技術部分實用新型的上述信息僅用于加強對本實用新型的背景的理解，因此它可以包括不構成對本領域普通技術人員已知的現有技術的信息。

實用新型內容

本實用新型的目的在于克服上述現有技術的制成耗時太久、成本太高、良率低的不足，提供一種良性較好、可以降低生產耗時和生產成本的硅穿孔互連結構。

本實用新型的額外方面和優點將部分地在下面的描述中闡述，并且部分地將從描述中變得顯然，或者可以通過本實用新型的實踐而習得。

根據本公開的一個方面，一種硅穿孔互連結構，包括：

多層基體，各層所述基體上均設置有多個硅穿孔，且各層所述基體依次錯位堆疊設置使所述硅穿孔部分連通；

連接導線，設于所述硅穿孔內，以連通多層所述基體上的對應電路。

在本公開的一種示例性實施例中，所述基體為晶圓、芯片中的一種。

在本公開的一種示例性實施例中，所述硅穿孔互連結構還包括：

錯位對準標記，設于各層所述基體上。

在本公開的一種示例性實施例中，所述錯位對準標記設置為兩個。

在本公開的一種示例性實施例中，兩個所述錯位對準標記之間的間距與相鄰兩層所述基體的錯位距離相同。

在本公開的一種示例性實施例中，所述錯位距離大于等于10μm且小于等于60μm。

在本公開的一種示例性實施例中，所述硅穿孔互連結構還包括：

襯底基體，其上設置有多個連接導體，所述襯底基體與多層所述基體錯位設置使所述連接導體與所述連接導線對應連通。

在本公開的一種示例性實施例中，所述襯底基體為晶圓或芯片。

在本公開的一種示例性實施例中，所述硅穿孔互連結構還包括：

載片，設于所述襯底基體的遠離所述基體的一面。

由上述技術方案可知，本實用新型具備以下優點和積極效果中的至少之一：