[實(shí)用新型]硅穿孔互連結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201821762014.7
• 申請(qǐng)日: 2018-10-29
• 公開(kāi)（公告）號(hào): CN209071319U
• 公開(kāi)（公告）日: 2019-07-05
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): H01L23/48
• 分類號(hào): H01L23/48;H01L23/528;H01L21/768
• 代理公司: 北京律智知識(shí)產(chǎn)權(quán)代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

1.一種硅穿孔互連結(jié)構(gòu)，其特征在于，包括：

多層基體，各層所述基體上均設(shè)置有多個(gè)硅穿孔，且各層所述基體依次錯(cuò)位堆疊設(shè)置使所述硅穿孔部分連通；

連接導(dǎo)線，設(shè)于所述硅穿孔內(nèi)，以連通多層所述基體上的對(duì)應(yīng)電路。

2.根據(jù)權(quán)利要求1所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述基體為晶圓、芯片中的一種。

3.根據(jù)權(quán)利要求1所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述硅穿孔互連結(jié)構(gòu)還包括：

錯(cuò)位對(duì)準(zhǔn)標(biāo)記，設(shè)于各層所述基體上。

4.根據(jù)權(quán)利要求3所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述錯(cuò)位對(duì)準(zhǔn)標(biāo)記設(shè)置為兩個(gè)。

5.根據(jù)權(quán)利要求4所述的硅穿孔互連結(jié)構(gòu)，其特征在于，兩個(gè)所述錯(cuò)位對(duì)準(zhǔn)標(biāo)記之間的間距與相鄰兩層所述基體的錯(cuò)位距離相同。

6.根據(jù)權(quán)利要求5所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述錯(cuò)位距離大于等于10μm且小于等于60μm。

7.根據(jù)權(quán)利要求1所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述硅穿孔互連結(jié)構(gòu)還包括：

襯底基體，其上設(shè)置有多個(gè)連接導(dǎo)體，所述襯底基體與多層所述基體錯(cuò)位設(shè)置使所述連接導(dǎo)體與所述連接導(dǎo)線對(duì)應(yīng)連通。

8.根據(jù)權(quán)利要求7所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述襯底基體為晶圓或芯片。

9.根據(jù)權(quán)利要求8所述的硅穿孔互連結(jié)構(gòu)，其特征在于，所述硅穿孔互連結(jié)構(gòu)還包括：

載片，設(shè)于所述襯底基體的遠(yuǎn)離所述基體的一面。