[實用新型]一種半導體結構

有效

• 申請號: 201821761898.4
• 申請日: 2018-10-29
• 公開（公告）號: CN208835056U
• 公開（公告）日: 2019-05-07
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/108
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 吳婭妮;于寶慶

本實用新型提供了一種半導體結構，包括襯底、絕緣層、存儲節點接觸塞、第一支撐結構層、犧牲層和第二支撐結構層；所述絕緣層設置于所述襯底上；所述存儲節點接觸塞設置于所述絕緣層中，并與所述襯底相接；所述第一支撐結構層設置于所述絕緣層上，在所述第一支撐結構層中開設有第一孔，所述存儲節點接觸塞暴露于所述第一孔；所述犧牲層設置于所述第一孔中；所述第二支撐結構層設置于所述第一支撐結構層上，在所述第二支撐結構層中開設有第二孔，所述犧牲層暴露于所述第二孔。本實用新型一實施方式的半導體結構，可用作制備電容器結構的中間結構，通過犧牲層的設置，能夠降低高深寬比結構的刻蝕難度，解決刻蝕不足導致的高電阻阻抗問題。

技術領域

本實用新型涉及半導體結構，具體為一種電容器的中間結構。

背景技術

動態隨機存儲器(Dynamic Random Access Memory，簡稱：DRAM)是一種廣泛應用于多計算機系統的半導體存儲器。而電容器作為DRAM中的必要結構之一，在電路中具有電壓調整、濾波等功能，廣泛用于集成電路中。隨著制備工藝的發展，柱狀電容器結構深寬比也越來越高，在進行刻蝕形成電容孔時，電容孔會出現上寬下窄的情形，即柱狀電容器結構底部暴露出的下接觸點面積變小；而下接觸點面積變小會使得柱狀電容器與下接觸點產生高電阻阻抗(High Resistance)，下接觸點面積變小還可能會造成蝕刻不足(under etch)，即發生柱狀電容器結構與下接觸點發生斷路。

實用新型內容

本實用新型的一個主要目的在提供一種半導體結構，包括襯底、絕緣層、存儲節點接觸塞、第一支撐結構層、犧牲層和第二支撐結構層；其中，所述絕緣層設置于所述襯底上；所述存儲節點接觸塞設置于所述絕緣層中，并與所述襯底相接；所述第一支撐結構層設置于所述絕緣層上，在所述第一支撐結構層中開設有第一孔，所述存儲節點接觸塞暴露于所述第一孔；所述犧牲層設置于所述第一孔并覆蓋所述存儲節點接觸塞；所述第二支撐結構層設置于所述第一支撐結構層上，在所述第二支撐結構層中開設有第二孔，所述犧牲層暴露于所述第二孔。

根據本實用新型一實施方式，所述存儲節點接觸塞貫穿所述絕緣層，所述存儲節點接觸塞包括第一表面及與所述第一表面相對設置的第二表面，所述第一表面與所述襯底相接觸，所述第二表面暴露于所述第一孔。

根據本實用新型一實施方式，所述第一支撐結構層包括第一支撐層和第一介質層，所述第一支撐層設置于所述絕緣層上，所述第一介質層設置于所述第一支撐層上。

根據本實用新型一實施方式，所述第一支撐層為氮化硅層，所述第一介質層為氧化層。

根據本實用新型一實施方式，所述第二支撐結構層包括多個支撐層和多個介質層，每個所述介質層夾設于兩個所述支撐層之間。

根據本實用新型一實施方式，所述第二支撐結構層包括依次疊置的第二支撐層、第二介質層、第三支撐層、第三介質層和頂部支撐層，所述第二支撐結構層通過所述第二支撐層設置于所述第一支撐結構層上。

根據本實用新型一實施方式，所述第二支撐層、所述第三支撐層和所述頂部支撐層均為氮化硅層，所述第二介質層、所述第三介質層均為氧化物層。

根據本實用新型一實施方式，所述犧牲層的高度等于所述第一支撐結構層的高度。

根據本實用新型一實施方式，所述犧牲層的高度為500～1500nm。

根據本實用新型一實施方式，所述第一孔與所述第二孔相連通組成第三孔，所述第三孔的深寬比大于8:1。

本實用新型一實施方式的半導體結構，可用作制備電容器結構的中間結構，通過犧牲層的設置，能夠降低高深寬比結構的刻蝕難度，解決由于刻蝕不足導致下接觸點面積變小產生的高電阻阻抗甚至斷路的問題。

附圖說明

圖1為本實用新型一實施方式的半導體結構的示意圖；