[實用新型]一種新型VDMOS元胞

有效

• 申請號: 201821757604.0
• 申請日: 2018-10-29
• 公開（公告）號: CN209929314U
• 公開（公告）日: 2020-01-10
• 發明（設計）人: 林美玉
• 申請（專利權）人: 廣州市力馳微電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實用新型涉及微電子技術領域，尤其是一種新型VDMOS元胞；它包括P+區域，所述P+區域預留N+過道；因為引入的N+預留通道，使得弱化了對Cont到Poly距離的要求，因此對于同時更改N+跟Cont版圖的設計可以提升產品良率，降低制作難度；對于不改Cont版圖，只用本專利的新型N+版圖，可以提升N+的接觸面積，降低源極Source的接觸電阻，進而降低VDMOS的導通電阻，降低整機應用的功耗；實施簡單，無特殊新增工步要求。

技術領域

本實用新型涉及微電子技術領域，尤其是一種新型VDMOS元胞。

背景技術

VDMOS是80年代以來發展迅猛的一種半導體功率器件，其在高壓大電流領域的貢獻非常大，VDMOS的設計多種多樣，但是按照多晶分布，就分為兩種:TrenchVDMOS跟PlaneVDMOS，其中PlaneVDMOS是指Poly是平面型的結構，VDMOS的Drain漏極在芯片背面，Gate柵極在芯片正面，Source/Bulk源極/襯底通常短接也在芯片正面。

傳統VDMOS的Source/Bulk的結構中，N+的Source只在元胞區的外圈，通過Cont孔刻蝕將外圈的N+跟內部的P+同時連接出來，但是這種做法通常需要Cont到Poly的距離比較近，以便能將外環的N+Source連接出來，但是Cont工藝若有波動，就可能會導致跟Poly發生短路或者漏電，因此需要有一種新的結構設計，可以放寬Cont到Poly距離的要求，但是又能很好地將N+Source接觸出來，本專利主要就是針對此點，對N+的版圖做新型的設計，以達到上述目的。

傳統設計對應的VDMOS元胞區工藝制作流程。

a)圖1所示，元胞區生長氧化層作為柵氧Gate Oxide，厚度(埃是長度單位,1埃＝1×10^-10米,10的負10次方米)，因為厚度比較薄，下圖僅以粗線代替。然后做多晶Poly沉積，厚度然后Poly光刻，Poly刻蝕，下圖為Poly 刻蝕前的剖面圖，PR是光刻膠Photoresist。

b)圖2所示，Poly刻蝕后，去除光刻膠，做Pbody注入，Pbody是最后會形成Pbody 的溝道區，此步不用光刻，直接注入。

c)圖3所示，然后是P+光刻，P+注入，注入后去膠前的剖面圖如下。P+作用是將VDMOS的體區接觸出來。

d)圖4所示，去膠后做P阱推阱，經過長時間高溫過程Pbody跟P+都向體內擴散。

e)圖5所示，然后是N+光刻，N+注入，N+形成VDMOS的Source源極，N+區域緊靠Poly。

f)圖6所示，然后是后段工藝，ILD介質層沉積，Cont光刻，Cont刻蝕，Cont光刻刻蝕的位置需要將N+跟P+都接觸出來構成VDMOS最終短接的源極跟襯底。

g)圖7所示，最后是金屬Metal的沉積制作，引出電極。

發明內容

針對現有技術的不足，本實用新型提供一種VDMOS元胞，弱化Cont到Poly距離的要求，降低生產難度，提高良品率。

本實用新型的技術方案為：

一種新型VDMOS元胞，其特征在于：它包括P+區域，所述P+區域預留N+過道。

具體的，所述N+過道長度為1um～5um，所述N+過道寬度為1um～5um。

在其中一個實施例中，所述N+過道設置為橫向。

在其中一個實施例中，所述N+過道設置為縱向。

在其中一個實施例中，所述N+過道在縱橫方向均設置。