[實用新型]電路

有效

• 申請號: 201821711527.5
• 申請日: 2018-10-22
• 公開（公告）號: CN209120057U
• 公開（公告）日: 2019-07-16
• 發明（設計）人: V·拉納
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H02M3/07
• 分類號: H02M3/07
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

本公開的實施例涉及電路。一種電壓倍增器電路支持既在正電壓升壓模式中操作以從第一節點到第二節點正向升壓，又在負電壓升壓模式中操作以從第二節點到第一節點負向升壓。電壓倍增器電路由共享公共主體的相同導電類型的晶體管形成，該公共主體未與任何的電壓倍增器電路晶體管的源極連接。偏置生成器電路被耦合以從第一節點接收第一電壓并從第二節點接收第二電壓。偏置生成器電路操作以將第一電壓和第二電壓中的較低電壓施加到公共主體。

技術領域

本實用新型涉及被配置為生成正電壓和負電壓的電壓倍增(例如，雙倍)電路。

背景技術

參考圖1，其示出了電壓倍增器電路100的電路圖。電路100包括n溝道MOS晶體管MN1(具有耦合到節點A的源極端子和耦合到節點NA1的漏極端子)和n溝道MOS晶體管MN2(具有耦合到節點A的源極端子和耦合到節點NA2的漏極端子)。晶體管MN1和晶體管MN2交叉耦合，其中晶體管MN1的柵極端子在節點NA2耦合到晶體管MN2的漏極端子，并且晶體管MN2的柵極端子在節點NA1耦合到晶體管MN1的漏極端子。

電路100還包括n溝道MOS晶體管MN3(具有耦合到節點NA1的源極端子和耦合到節點NB1的漏極端子)和n溝道MOS晶體管MN4(具有耦合到節點NA2的源極端子和耦合到的節點NB2的漏極端子)。晶體管MN3和晶體管MN4交叉耦合，其中晶體管MN3的柵極端子在節點NA2耦合到晶體管MN4的源極端子，并且晶體管MN4的柵極端子在節點NA1耦合到晶體管MN3的源極端子。

電路100還包括n溝道MOS晶體管MN5(具有耦合到節點B的漏極端子和耦合到節點NA1的源極端子)和n溝道MOS晶體管MN6(具有耦合到節點B的漏極端子和耦合到節點NA2的源極端子)。晶體管MN5的柵極端子耦合到節點NB1，并且晶體管MN6的柵極端子耦合到節點NB2。

電容器C1具有耦合到節點NA1的一個端子和被耦合以接收時鐘信號CK的另一端子。電容器C2具有耦合到節點NA2的一個端子和被耦合以接收時鐘信號CKN(其是時鐘信號CK的邏輯反相)的另一端子。自舉電容器Cbs1具有耦合到節點NB1的一個端子和被耦合以接收時鐘信號CKH的另一端子。自舉電容器Cbs2具有耦合到節點NB2的一個端子和被耦合以接收時鐘信號CKHN(其是時鐘信號CKH的邏輯反相)的另一端子。

使用在圖2中所示的時鐘電壓升壓電路110從時鐘信號CK和CKN生成時鐘信號CKH和CKHN。電路110包括n溝道MOS晶體管112(具有耦合到正電源電壓節點VDD的源極端子和耦合到節點114的漏極端子)和n溝道MOS晶體管116(具有耦合到VDD節點的源極端子和耦合到節點118的漏極端子)。晶體管112和晶體管116交叉耦合，其中晶體管112的柵極端子在節點118耦合到晶體管116的漏極端子，并且晶體管116的柵極端子在節點114耦合到晶體管112的漏極端子。

電容器C1'具有耦合到節點114的一個端子和被耦合以接收時鐘信號CK的另一端子。電容器C2'具有耦合到節點118的一個端子和被耦合以接收時鐘信號CKN的另一端子。

CMOS反相器120具有耦合到VDD節點的輸入和生成時鐘信號CKH的輸出。反相器120中的p溝道MOS晶體管的源極端子耦合到節點114，并且反相器120中的n溝道MOS晶體管的源極端子被耦合以接收時鐘信號CK。

CMOS反相器122具有耦合到VDD節點的輸入和生成時鐘信號CKHN的輸出。反相器122中的p溝道MOS晶體管的源極端子耦合到節點118，并且反相器122中的n溝道MOS晶體管的源極端子被耦合以接收時鐘信號CKN。

時鐘電壓升壓電路110用于將時鐘信號CK和CKN進行電平移位以生成時鐘信號CKH和CKHN。圖3A示出了時鐘信號CK和CKN的波形。圖3B示出了時鐘信號CKH和CKHN的波形。應當注意，時鐘電壓升壓電路110用于將時鐘信號CKH和CKHN的高電壓電平升壓到2*VDD，其中時鐘信號CK和CKN的高電壓電平為VDD。時鐘信號CKH和CKHN分別具有與時鐘信號CK和CKN相同的相位。