[實用新型]集成電路有效
| 申請號: | 201821642927.5 | 申請日: | 2018-10-10 |
| 公開(公告)號: | CN209045528U | 公開(公告)日: | 2019-06-28 |
| 發明(設計)人: | A·薩拉菲亞諾斯;A·馬扎基 | 申請(專利權)人: | 意法半導體(魯塞)公司 |
| 主分類號: | H01L23/00 | 分類號: | H01L23/00 |
| 代理公司: | 北京市金杜律師事務所 11256 | 代理人: | 王茂華;呂世磊 |
| 地址: | 法國*** | 國省代碼: | 法國;FR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 襯底 半導體阱 集成電路 檢測設備 電路部件 可配置的 檢測 減薄 絕緣 配置 半導體 | ||
本公開的實施例涉及一種集成電路。該集成電路包括具有背面的半導體襯底。襯底內的第一半導體阱包括電路部件。襯底內的第二半導體阱與第一半導體阱和襯底的其余部分絕緣。第二半導體阱提供了檢測設備,該檢測設備是可配置的并且被設計為在第一配置中檢測經由襯底的背面對襯底的減薄,并且在第二配置中檢測通過向集成電路中的故障注入而進行的DFA攻擊。
技術領域
各種實施例及其實現涉及集成電路,更具體地,涉及檢測從集成電路的襯底背面對集成電路的襯底的潛在減薄以及檢測通過故障注入進行的差分故障分析(DFA)攻擊。
背景技術
在欺詐者為了從集成電路的存儲器(例如智能卡的受保護的存儲器)中提取機密數據而進行的可能攻擊中,可以提及使用故障注入進行的已知差分故障分析(DFA)攻擊。這些攻擊的目的是干擾存儲器的操作和/或內容,或者其它的,以例如借助于通過芯片背面傳輸的一種輻射(激光、紅外線、X射線等)來修改電路的邏輯操作。
因此,這種可能的攻擊例如可以通過使用聚焦離子束(FIB)的聚焦離子束,或者例如借助于激光束來執行。
因此,尋求保護電子電路免受背面激光攻擊是特別有益的。
當攻擊者從集成電路的襯底的背面開始對集成電路的襯底進行減薄以便盡可能接近集成電路的在其正面上形成的部件時,這樣的攻擊的有效性增加。
存在用于檢測對襯底的減薄的裝置,其允許集成電路被保護以免受該類型的攻擊。
存在能夠以簡單的方式檢測經由背面對襯底的減薄和DFA攻擊兩者的需要。
實用新型內容
本公開的目的是提供一種集成電路,以至少部分地解決現有技術中存在的上述問題。
根據一個實施例及其實現,該需要得以通過簡單的實現、減小的表面積來滿足,并且同時提供保護以免由集成電路的部件造成的潛在干擾影響。
根據一個方面,提供了用于檢測對集成電路的攻擊的方法,該集成電路包括具有背面的襯底,該方法包括:在襯底中形成包括部件的第一半導體阱以及與第一半導體阱和襯底的其余部分絕緣的至少第二半導體阱;通過檢測不存在在第二阱中流動的電流,來檢測經由襯底的背面對襯底的減薄;以及在檢測到襯底的未減薄的情況下,通過檢測在第二阱中流動的電流的流動來檢測DFA攻擊。
根據另一方面,提供了電子集成電路,其包括具有背面的半導體襯底,并且包括至少第一半導體阱以及至少第二半導體阱,第一半導體阱包括部件(例如晶體管),第二半導體阱與第一半導體阱和襯底的其余部分絕緣,第二阱包括可配置的檢測設備,該可配置的檢測設備被設計成在第一配置中檢測經由襯底的背面對襯底的減薄,并且在第二配置中檢測用于DFA的向集成電路中的故障注入。
根據本公開的一個方面,提供了一種集成電路,包括:半導體襯底,其具有背面;第一半導體阱,位于所述半導體襯底中,所述第一半導體阱包括電路部件;第二半導體阱,位于所述半導體襯底中,所述第二半導體阱與所述第一半導體阱以及所述襯底的其余部分絕緣;其中,所述第二半導體阱包括檢測設備,所述檢測設備可配置成在第一配置中操作以檢測經由所述背面對所述半導體襯底的減薄,并且在第二配置中操作以檢測通過向所述集成電路中的故障注入而進行的差分故障分析(DFA)攻擊。
在一個實施例中,所述檢測設備的所述第一配置通過檢測不存在響應于所施加的偏置而在所述第二半導體阱中流動的電流,來檢測經由所述背面對所述半導體襯底的減薄;以及所述檢測設備的所述第二配置通過在不存在所施加的偏置的情況下檢測在所述第二半導體阱中流動的電流,來檢測所述差分故障分析攻擊,其中沒有檢測到對所述半導體襯底的所述減薄。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于意法半導體(魯塞)公司,未經意法半導體(魯塞)公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201821642927.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:淺溝槽隔離結構
- 下一篇:一種功率半導體器件封裝結構





