[實用新型]半導體器件

有效

• 申請號: 201821487420.7
• 申請日: 2018-09-11
• 公開（公告）號: CN208706643U
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 王婷;何丹丹;任興潤;劉洋
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 李華;崔香丹

提供一種半導體器件，包括至少一個互連結構，所述互連結構包括基底；第一絕緣介電層，形成于所述基底上，包括導電接觸；第二絕緣介電層，形成于所述第一絕緣介電層上，且具有溝槽，所述溝槽底部露出所述導電接觸接觸；釕擴散阻擋層，形成于所述溝槽內表面；及銅，填滿所述溝槽。本實用新型通過設置釕擴散阻擋層，可以無需銅種子層即可直接電鍍銅形成互連，因此可以形成更薄的擴散阻擋層，并簡化制程工藝，可以獲得的Cu互連平整、均勻、無空洞。

技術領域

本實用新型屬于半導體制造技術領域，具體涉及一種半導體器件。

背景技術

在半導體制造業中，銅(Cu)(1.67μΩ·cm)由于具有低電阻率和優異的抗電子遷移能力，成為首選的互連材料。但Cu活性強，易擴散到電介電硅和二氧化硅中，且Cu的擴散率高，易引起很嚴重的金屬污染問題，甚至使元件失效。

目前工藝中常以鉭(Ta)和氮化鉭(TaN)為阻礙Cu擴散的阻擋層(barrier layer)。然而Ta和TaN由于阻值太大無法直接電鍍Cu，需要先沉積較厚的銅種子層，再電鍍沉積銅導線。由于擴散阻擋層和銅種子層的臺階覆蓋差，可能在間隙未充分沉積即閉合而產生“空洞”(void)。同時，由于Ta/TaN或其復合膜阻擋層阻值較高，使銅互連電阻增大，導致RC遲滯效應增加和功率消耗嚴重。

實用新型內容

鑒于以上現有技術的缺點，本實用新型的目的在于提供一種可直接電鍍銅的阻擋層，從而形成包括在阻擋層上直接形成銅的互連結構的半導體器件。

本實用新型一方面提供一種半導體器件，包括至少一個互連結構，所述互連結構包括：基底；第一絕緣介電層，形成于所述基底上，包括導電接觸；第二絕緣介電層，形成于所述第一絕緣介電層上，且具有溝槽，所述溝槽底部露出所述導電接觸；釕擴散阻擋層，形成于所述溝槽內表面；及銅，填滿所述溝槽。

根據本實用新型一實施方式，所述釕擴散阻擋層的厚度為5～20nm。

根據本實用新型的另一實施方式，所述基底包括硅、鍺、鍺化硅、碳化硅和砷化鎵中的一種或多種。

根據本實用新型的另一實施方式，所述第一絕緣介電層和所述第二絕緣介電層包括氮化硅、二氧化硅及氮氧化硅中的一種或多種。

本實用新型另一方面提供一種半導體器件，包括至少一個互連結構，包括：基底；第一導電層，形成于所述基底上；第二絕緣介電層，形成于所述第一導電層上，且具有溝槽，所述溝槽底部露出所述第一導電層；釕擴散阻擋層，形成于所述溝槽內表面；及銅，填滿所述溝槽。

本實用新型通過設置釕擴散阻擋層，可以無需銅種子層即可直接電鍍銅形成互連結構，因此可以形成更薄的擴散阻擋層，且可以避免了因沉積銅種子層帶來的臺階覆蓋特性和薄膜均勻性以及過早封口造成的空洞等各種問題，降低互連電阻，進而降低RC延遲和功率損失。本實用新型直接在釕擴散阻擋成上電鍍銅形成互連，簡化制程工藝，且獲得的互連平整、均勻、無空洞。本實用新型的結構特別適用于更大深寬比的互連結構。

附圖說明

通過參照附圖詳細描述其示例實施方式，本實用新型的上述和其它特征及優點將變得更加明顯。

圖1是本實用新型一實施例的半導體器件的結構示意圖。

圖2是本實用新型一實施例的半導體器件的制備流程圖。

圖3是本實用新型另一實施例的半導體器件的結構示意圖。

圖4是本實用新型另一實施例的半導體器件的制備流程圖。

圖5是現有半導體器件的制備流程圖。

其中，附圖標記說明如下：

11：基底

12：第一絕緣介電層