[實用新型]一種半導體存儲器的器件結構

有效

• 申請號: 201821441230.1
• 申請日: 2018-09-04
• 公開（公告）號: CN209056477U
• 公開（公告）日: 2019-07-02
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本實用新型提供一種半導體存儲器的器件結構，包括形成于半導體襯底中的有源區及淺溝槽隔離結構；半導體襯底內形成具有不同深度的第一、第二離子摻雜層；半導體襯底還具有形成于有源區內的第一、第二溝槽，第一、第二溝槽將有源區分為側邊源區和中間漏區；形成于第一溝槽、第二溝槽中的柵極組件，柵極組件與存儲器字線一體成型；在形成有柵極組件的半導體襯底內還形成有位于中間漏區的第一離子摻雜層下方的第三離子摻雜層，用以調節晶體管溝道兩側的非對稱長度；及形成于中間漏區的第一離子摻雜層上表面的引出組件，引出組件包括電接觸中間漏區的位線接觸和電接觸所述中間漏區的位線的一種。通過本實用新型解決了現有存儲器結構的漏電問題。

技術領域

本實用新型涉及集成電路技術領域，特別是涉及一種半導體存儲器的器件結構。

背景技術

動態隨機存儲器(DRAM)是一種常用的半導體存儲器件。由許多重復的存儲單元組成。每個存儲單元通常包括一個電容器和一個晶體管；晶體管的柵極與字線相連、漏極與位線相連、源極與電容器相連；字線上的電壓信號能夠控制晶體管的打開或關閉，進而通過位線讀取在電容器中的數據信息，或者通過位線將數據信息寫入電容器中進行存儲。數據以電荷形式存放在電容器之中，一般以無電荷代表“0”，有電荷代表“1”，反之亦可。通常，電容器及與其相聯接的PN結有微弱的漏電，電荷隨時間而變少，直至漏完，存入的數據便會丟失。因此動態隨機存儲器需要每隔2～4毫秒對單元電路存儲的信息重寫一次，這稱為刷新。

現有的動態隨機存儲器中，如果在相鄰的字線之間存在過度耦合，則錘擊過程(Hammer process)會迫使存儲單元向接入的設備漏電。尤其是在數據為“1”的存儲單元與數據為“0”的存儲單元相鄰時，錘擊過程中，電子很容易由數據為“0”的存儲單元遷徙到數據為“1”的存儲單元。這種相鄰存儲單元之間的漏電加速了存儲單元的失效。

圖1為現有技術中的一種半導體存儲器的器件結構，包括：有源區101；位于所述有源區101的柵極組件102；分別位于所述柵極組件102兩側的源區和漏區，在所述源區設有節點接觸103以與存儲單元的電容器(圖中未示出)相連，在所述漏區設有位線接觸104以與所述半導體存儲器的位線(圖中未示出)相連，所述柵極組件102與所述半導體存儲器的字線相連；其中，相鄰兩組所述柵極組件102共用一個位線接觸104，每組柵極組件102通過節點接觸103控制一個存儲單元的電容器。

當相鄰兩組柵極組件102分別控制數據為“1”的存儲單元與數據為“0”的存儲單元時，其中一組柵極組件102周圍會出現干擾電荷e^-，在電壓差作用下，這些干擾電荷e^-會漂移至相鄰的另一組柵極組件102，從而導致相鄰存儲單元的失效。由圖1可見，這些干擾電荷e^-分布在柵極組件102的下部，在位線接觸104下端的電荷e^-很容易漂移至相鄰另一個單元的節點接觸103。

因此，實有必要尋求新的方法或器件結構以改善現有存儲器結構的漏電問題。

實用新型內容

鑒于以上所述現有技術，本實用新型的目的在于提供一種半導體存儲器的器件結構，用于解決現有存儲器結構的漏電問題。

為實現上述目的及其他相關目的，本實用新型提供一種半導體存儲器的器件結構，所述器件結構包括：

半導體襯底，具有復數個形成于所述半導體襯底中的有源區，及隔離所述有源區的淺溝槽隔離結構；

所述半導體襯底內形成有位于所述有源區上部的第一離子摻雜層和第二離子摻雜層，所述第一離子摻雜層和所述第二離子摻雜層具有不同深度，并且所述第一離子摻雜層具有第一導電類型，所述第二離子摻雜層具有第二導電類型；所述半導體襯底還具有形成于所述有源區內的第一溝槽和第二溝槽，所述第一溝槽和所述第二溝槽將所述有源區分為側邊源區和中間漏區，其中所述側邊源區分別位于所述第一溝槽和所述第二溝槽外側，所述中間漏區位于相鄰所述第一溝槽和所述第二溝槽之間；