[實用新型]上下拉電阻電路、IO電路以及芯片有效
| 申請?zhí)枺?/td> | 201821398889.3 | 申請日: | 2018-08-27 |
| 公開(公告)號: | CN208862817U | 公開(公告)日: | 2019-05-14 |
| 發(fā)明(設(shè)計)人: | 蘆文;李健勛;張敏 | 申請(專利權(quán))人: | 珠海市中科藍(lán)訊科技有限公司 |
| 主分類號: | H03K19/0185 | 分類號: | H03K19/0185 |
| 代理公司: | 北京超凡志成知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11371 | 代理人: | 王文紅 |
| 地址: | 519000 廣東省珠海市橫琴新*** | 國省代碼: | 廣東;44 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 場效應(yīng)管 電阻電路 供電電源 芯片 電阻 電源選擇電路 本實用新型 源極連接 柵極連接 漏極 內(nèi)部邏輯電路 耐高壓特性 工藝要求 工作電壓 輸出芯片 一端連接 引腳 電路 外部 | ||
本實用新型提供一種上下拉電阻電路、IO電路以及芯片,上下拉電阻電路包括第一場效應(yīng)管、第二場效應(yīng)管以及第一電阻,第一場效應(yīng)管的柵極連接芯片的內(nèi)部邏輯電路,第一場效應(yīng)管的源極連接芯片的第一供電電源,第一場效應(yīng)管的漏極連接第二場效應(yīng)管的漏極,第二場效應(yīng)管的柵極連接IO電路中的電源選擇電路,電源選擇電路用于輸出芯片中第一供電電源以及第二供電電源中的較大供電電源,第二場效應(yīng)管的源極連接第一電阻的一端,第一電阻的另一端連接芯片的引腳輸入。本實用新型提供的上下拉電阻電路具有耐高壓特性,在外部輸入高達(dá)5V時,電路中的MOS管的工作電壓也并未超過其工藝要求。
技術(shù)領(lǐng)域
本實用新型涉及輸入輸出電路領(lǐng)域,具體而言,涉及一種上下拉電阻電路、IO電路以及芯片。
背景技術(shù)
在標(biāo)準(zhǔn)的CMOS工藝中,通用輸入輸出(General Purpose Input Output,GPIO)電路主要是由若干被稱為場效應(yīng)晶體管MOSFET的基本元器件搭建起來的,MOS管有4個接線端子,在這4個端子分別加合適的電壓,就可以令MOS管按既定的方式工作。基于既定的生產(chǎn)工藝,要求MOS的4個端子兩兩之間的電壓差不超過某個范圍,這個電壓范圍也就是MOS管的工作電壓。基于一種標(biāo)準(zhǔn)的CMOS工藝,該CMOS工藝提供的MOS管的典型工作電壓為3.3V,最高可忍受的工作電壓不超過3.3V的10%,即不超過3.6V,而在MOS管的工作電壓不超過工藝要求的前提下,GPIO電路可以忍受的外部輸入電平遠(yuǎn)超于MOS管可忍受的最高工作電壓,則GPIO具有耐高壓特性。
目前的輸入輸出(Input/Output,IO)設(shè)計技術(shù),著重點都是如何解決輸出驅(qū)動級的耐高壓問題,對于GPIO而言,除了輸出,還需要有上下拉電阻,而對于在GPIO中實現(xiàn)上下拉電阻的電路具有耐高壓特性的技術(shù)方案則比較缺乏。
實用新型內(nèi)容
本實用新型的目的在于提供一種上下拉電阻電路、IO電路以及芯片,為IO電路提供耐高壓的上拉電阻。
本實用新型第一方面提供一種上下拉電阻電路,所述上下拉電阻電路位于芯片中,所述芯片包括第一供電電源以及第二供電電源,所述第一供電電源為所述芯片的主電源,所述第二供電電源為所述芯片的副電源,所述第二供電電源電平低于所述第一供電電源電平;
所述上下拉電阻電路包括第一場效應(yīng)管、第二場效應(yīng)管以及第一電阻,所述第一場效應(yīng)管的柵極連接芯片的內(nèi)部邏輯電路,所述第一場效應(yīng)管的源極連接第一供電電源,所述第一場效應(yīng)管的漏極連接所述第二場效應(yīng)管的漏極,所述第二場效應(yīng)管的柵極連接IO電路中的電源選擇電路,所述電源選擇電路用于輸出所述第一供電電源以及所述第二供電電源中的較大供電電源,所述第二場效應(yīng)管的源極連接所述第一電阻的一端,所述第一電阻的另一端連接芯片的引腳輸入;
在所述芯片的內(nèi)部邏輯電路輸出使能信號時,所述上下拉電阻電路為芯片提供上拉電阻。
可選地,還包括第三場效應(yīng)管、第四場效應(yīng)管以及第二電阻,所述第二電阻的一端連接芯片的引腳輸入,所述第二電阻的另一端連接所述第三場效應(yīng)管的漏極,所述第三場效應(yīng)管的柵極連接所述電源選擇電路,所述第三場效應(yīng)管的源極連接所述第四場效應(yīng)管的漏極,所述第四場效應(yīng)管的柵極連接芯片的內(nèi)部邏輯電路,所述第四場效應(yīng)管的源極接地;
所述上下拉電阻電路根據(jù)芯片的內(nèi)部邏輯電路的輸出信號為芯片提供上拉電阻和/或下拉電阻。
可選地,所述第一場效應(yīng)管為P溝道場效應(yīng)管,所述第二場效應(yīng)管、所述第三場效應(yīng)管以及所述第四場效應(yīng)管為N溝道場效應(yīng)管。
可選地,所述第一場效應(yīng)管的襯底連接第一電平接點,所述第一電平接點的電平為引腳輸入電平、第一供電電源電平以及第二供電電源電平中的最大值。
可選地,所述第二場效應(yīng)管、所述第三場效應(yīng)管以及所述第四場效應(yīng)管的襯底均接地。
可選地,所述第二場效應(yīng)管為本征N溝道場效應(yīng)管。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于珠海市中科藍(lán)訊科技有限公司,未經(jīng)珠海市中科藍(lán)訊科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201821398889.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





