[實用新型]上下拉電阻電路、IO電路以及芯片

有效

• 申請號: 201821398889.3
• 申請日: 2018-08-27
• 公開（公告）號: CN208862817U
• 公開（公告）日: 2019-05-14
• 發明（設計）人: 蘆文;李健勛;張敏
• 申請（專利權）人: 珠海市中科藍訊科技有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙) 11371
• 代理人: 王文紅

1.一種上下拉電阻電路，其特征在于，所述上下拉電阻電路位于芯片中，芯片包括第一供電電源以及第二供電電源，所述第一供電電源為所述芯片的主電源，所述第二供電電源為所述芯片的副電源，所述第二供電電源電平低于所述第一供電電源電平；

所述上下拉電阻電路包括第一場效應管、第二場效應管以及第一電阻，所述第一場效應管的柵極連接芯片的內部邏輯電路，所述第一場效應管的源極連接第一供電電源，所述第一場效應管的漏極連接所述第二場效應管的漏極，所述第二場效應管的柵極連接IO電路中的電源選擇電路，所述電源選擇電路用于輸出所述第一供電電源以及所述第二供電電源中的較大供電電源，所述第二場效應管的源極連接所述第一電阻的一端，所述第一電阻的另一端連接芯片的引腳輸入；

在所述芯片的內部邏輯電路輸出使能信號時，所述上下拉電阻電路為芯片提供上拉電阻。

2.根據權利要求1所述的上下拉電阻電路，其特征在于，還包括第三場效應管、第四場效應管以及第二電阻，所述第二電阻的一端連接芯片的引腳輸入，所述第二電阻的另一端連接所述第三場效應管的漏極，所述第三場效應管的柵極連接所述電源選擇電路，所述第三場效應管的源極連接所述第四場效應管的漏極，所述第四場效應管的柵極連接芯片的內部邏輯電路，所述第四場效應管的源極接地；

所述上下拉電阻電路根據芯片的內部邏輯電路的輸出信號為芯片提供上拉電阻和/或下拉電阻。

3.根據權利要求2所述的上下拉電阻電路，其特征在于，所述第一場效應管為P溝道場效應管，所述第二場效應管、所述第三場效應管以及所述第四場效應管為N溝道場效應管。

4.根據權利要求2所述的上下拉電阻電路，其特征在于，所述第一場效應管的襯底連接第一電平接點，所述第一電平接點的電平為引腳輸入電平、第一供電電源電平以及第二供電電源電平中的最大值。

5.根據權利要求2所述的上下拉電阻電路，其特征在于，所述第二場效應管、所述第三場效應管以及所述第四場效應管的襯底均接地。

6.根據權利要求3所述的上下拉電阻電路，其特征在于，所述第二場效應管為本征N溝道場效應管。

7.根據權利要求1所述的上下拉電阻電路，其特征在于，所述第一供電電源的工作電平為3.3V。

8.根據權利要求1所述的上下拉電阻電路，其特征在于，所述第二供電電源的工作電平為1.8V。

9.一種IO電路，其特征在于，用于為芯片與外部設備提供數據交互接口，包括輸出驅動電路、輸入電路以及如權利要求1-8任一項所述的上下拉電阻電路，所述輸出驅動電路、所述輸入電路以及所述上下拉電阻電路均與芯片的第一供電電源以及第二供電電源連接，所述上下拉電阻電路用于為所述IO電路提供上拉電阻和/或下拉電阻。

10.一種芯片，其特征在于，包括如權利要求9所述的IO電路，所述芯片的內部電路通過所述IO電路與外部設備進行數據交互。