[實用新型]一種功率器件芯片

有效

• 申請號: 201821312199.1
• 申請日: 2018-08-15
• 公開（公告）號: CN209374448U
• 公開（公告）日: 2019-09-10
• 發明（設計）人: 林河北;葛立志;覃事治;徐衡
• 申請（專利權）人: 深圳市金譽半導體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06;H01L21/77
• 代理公司: 深圳市蘭鋒知識產權代理事務所(普通合伙) 44419
• 代理人: 曹明蘭

本實用新型公開了一種功率器件芯片，包括：N型襯底；N型外延層，形成于N型襯底厚度方向一表面上；溝槽，形成于N型外延層內；P型體區，形成于N型外延層內并與溝槽兩側鄰接；N+型源區，形成于P型體區內并與溝槽兩側鄰接；溝槽內側壁形成有氮氧化硅層，溝槽底部形成有厚氧化硅層，氮氧化硅層外形成有氧化硅層，厚氧化硅層上形成有半絕緣多晶硅層，半絕緣多晶硅層上填充有多晶硅，多晶硅填滿溝槽；本實用新型的功率器件芯片在底部厚氧化層上制作半絕緣氧化硅作為過渡緩沖層，降低了應力，進一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。

技術領域

本實用新型涉及半導體技術領域，尤其涉及一種功率器件芯片。

背景技術

溝槽型垂直雙擴散場效應晶體管(VDMOS)在制作時，需要在溝槽內通過熱氧化形成二氧化硅絕緣層，然后填充導電多晶硅形成柵極，在應用過程中隨著應用環境電壓越來越高，溝槽底部的氧化層需要承受很高的電壓，而目前制造過程中，通過干法和濕法刻蝕過程中現有都無法避免對溝槽內壁和底部造成損傷，形成損傷層，造成溝槽底部形成的氧化層通常質量不好，耐壓能力差，極大的限制了溝槽結構在高壓功率器件中的應用。

實用新型內容

有鑒于此，本實用新型提供了一種高可靠性功率器件芯片。

本實用新型采用的技術手段如下：

第一導電類型的襯底；

形成在所述襯底上表面的第一導電類型的外延層，所述外延層上形成有溝槽；

所述溝槽內側壁形成有氮氧化硅層，所述溝槽底部以及所述氮氧化硅層外均形成有氧化硅層，所述溝槽底部的氧化層的厚度大于所述氮氧化硅層外的氧化硅層，所述溝槽底部的氧化硅層上形成有半絕緣多晶硅層，所述半絕緣多晶硅層上用多晶硅填滿所述溝槽；

體區，形成于所述外延層內并與所述溝槽兩側鄰接；

源區，形成于所述體區內并與所述溝槽兩側鄰接；

介質層，形成于所述多晶硅上，并覆蓋部分所述源區及所述體區；

第一金屬層，形成于所述體區、部分所述源區及所述介質層上；

第二金屬層，形成于所述襯底的下表面。

本實用新型提供的一種功率器件芯片，在溝槽側并采用氮氧化硅作為柵介質材料，降低了溝道漏電，提升了器件可靠性，而溝槽的底部采用厚氧化層，提升了溝槽底部耐壓能力，在溝槽內填充的多晶硅材料和底部厚氧化層之間使用半絕緣氧化硅作為過渡緩沖層，降低了應力，提高了器件可靠性。

附圖說明

圖1為本實用新型的功率器件芯片的剖面結構示意圖；

圖2至圖10為本實用新型實施例中所提供的功率器件芯片的制造方法各個步驟的示意圖。

具體實施方式

以下結合附圖對本實用新型的原理和特征進行描述，所舉實例只用于解釋本實用新型，并非用于限定本實用新型的范圍。

本實施例提供一種功率器件芯片，其包括：

第一導電類型的襯底1；

形成在所述襯底1上表面的第一導電類型的外延層2，所述外延層上形成有溝槽；

溝槽內側壁形成有氮氧化硅層5，溝槽底部以及氮氧化硅層5外均形成有氧化硅層6，溝槽底部的氧化層的厚度大于氮氧化硅層5外的氧化硅層6，溝槽底部的氧化硅層6上形成有半絕緣多晶硅層7，半絕緣多晶硅層7上用多晶硅8填滿溝槽；

體區3，形成于外延層2內并與溝槽兩側鄰接；

源區4，形成于體區3內并與溝槽兩側鄰接；