[實用新型]一種平滑溫度補償帶隙基準源電路

有效

• 申請號: 201821092691.2
• 申請日: 2018-07-10
• 公開（公告）號: CN208335046U
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 石躍;李頌;凌味未;陳功;姚堯;周澤坤
• 申請（專利權）人: 成都信息工程大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種平滑溫度補償帶隙基準源電路，包括啟動模塊和偏置模塊，所述啟動模塊用于在電路初始化階段使所述帶隙基準源電路脫離零狀態，并在所述帶隙基準源電路正常工作后關斷；所述偏置模塊用于產生第一偏置電壓(V1)和第二偏置電壓(V2)；

其特征在于，所述帶隙基準源電路還包括高階補償模塊和帶隙基準核心模塊；

所述帶隙基準核心模塊包括第一電阻(R1)、第二電阻(R2)、第一電容(C1)、第二電容(C2)、第一NPN型三極管(Q1)、第二NPN型三極管(Q2)、第三NPN型三極管(Q3)、第一PNP型三極管(QP1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)，

第一PMOS管(MP1)的柵極連接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的柵極并連接所述第一偏置電壓(V1)，其漏極連接第二PMOS管(MP2)的源極，其源極連接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的源極并連接電源電壓(VCC)；

第二PMOS管(MP2)的柵極連接第四PMOS管(MP4)、第六PMOS管(MP6)、第八PMOS管(MP8)和第十PMOS管(MP10)的柵極并連接所述第二偏置電壓(V2)，其漏極連接第一NMOS管(MN1)的柵極和漏極以及第四NMOS管(MN4)和第六NMOS管(MN6)的柵極；

第四PMOS管(MP4)的源極連接第三PMOS管(MP3)的漏極，其漏極連接第三NMOS管(MN3)的柵極以及第二NMOS管(MN2)的柵極和漏極并通過第一電容(C1)后接地(GND)；

第三NMOS管(MN3)的源極連接第三NPN型三極管(Q3)的發射極、第一PNP型三極管(QP1)的集電極以及第一NMOS管(MN1)、第二NMOS管(MN2)、第五NMOS管(MN5)和第七NMOS管(MN7)的源極并接地(GND)，其漏極連接第一NPN型三極管(Q1)和第二NPN型三極管(Q2)的發射極；

第二三極管(Q2)的基極連接第十PMOS管(MP10)的漏極和第一PNP型三極管(QP1)的發射極并作為所述帶隙基準源電路的輸出端輸出基準電壓(V_REF)，其集電極連接第七PMOS管(MP7)的漏極和第八PMOS管(MP8)的源極；

第一電阻(R1)和第二電阻(R2)串聯并接在所述帶隙基準源電路的輸出端和第三NPN型三極管的集電極之間，其串聯點連接第一NPN型三極管(Q1)的基極和所述高階補償模塊的輸出端，第一NPN型三極管(Q1)的基極連接其集電極；

第六PMOS管(MP6)的源極連接第一NPN型三極管(Q1)的集電極和第五PMOS管(MP5)的漏極，其漏極連接第四NMOS管(MN4)的漏極、第五NMOS管(MN5)和第七NMOS管(MN7)的柵極；

第四NMOS管(MN4)的源極連接第五NMOS管(MN5)的漏極；第九PMOS管(MP9)的漏極連接第十PMOS管(MP10)的源極；

第六NMOS管(MN6)的漏極連接第八PMOS管(MP8)的漏極和第一PNP型三極管(QP1)的基極并通過第二電容(C2)后接地，其源極連接第七NMOS管(MN7)的漏極；

所述高階補償模塊包括第三電阻(R3)、第四電阻(R4)、第四NPN型三極管(Q4)、第五NPN型三極管(Q5)、第六NPN型三極管(Q6)、第七NPN型三極管(Q7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)、第十八PMOS管(MP18)和第十九PMOS管(MP19)，

第四NPN型三極管(Q4)的基極連接第十NMOS管(MN10)和第十一NMOS管(MN11)的柵極并連接所述基準電壓(V_REF)，其集電極連接第十一PMOS管(MP11)的柵極和漏極以及第十二PMOS管(MP12)的柵極，其發射極通過第三電阻(R3)后接地(GND)；

第八NMOS管(MN8)的柵漏短接并連接第十二PMOS管(MP12)的漏極和第九NMOS管(MN9)的柵極，其源極連接第七NPN型三極管(Q7)的發射極以及第九NMOS管(MN9)、第十二NMOS管(MN12)和第十三NMOS管(MN13)的源極并接地(GND)；

第十三PMOS管(MP13)的柵極連接所述第一偏置電壓(V1)，其漏極連接第五NPN型三極管(Q5)的基極和集電極以及第六NPN型三極管(Q6)的基極，其源極連接第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十七PMOS管(MP17)和第十八PMOS管(MP18)的源極并連接電源電壓(VCC)；

第五NPN型三極管(Q5)的發射極連接第七NPN型三極管(Q7)的基極和集電極；

第六NPN型三極管(Q6)的發射極通過第四電阻(R4)后接地(GND)，其集電極連接第十四PMOS管(MP14)的柵極和漏極以及第十五PMOS管(MP15)的柵極；

第十六PMOS管(MP16)的柵極連接所述第二偏置電壓(V2)，其源極連接第十五PMOS管(MP15)的漏極，其漏極連接第九NMOS管(MN9)的漏極、第十NMOS管(MN10)的源極、第十三NMOS管(MN13)的柵極以及第十二NMOS管(MN12)的柵極和漏極；

第十一NMOS管(MN11)的漏極連接第十NMOS管(MN10)的漏極、第十八PMOS管(MP18)的柵極以及第十七PMOS管(MP17)的柵極和漏極，其源極連接第十三NMOS管(MN13)的漏極；

第十九PMOS管(MP19)的柵極連接所述第二偏置電壓(V2)，其源極連接第十八PMOS管(MP18)的漏極，其漏極作為所述高階補償模塊的輸出端輸出補償電流(I_COMP)。