[實用新型]低正向導通壓降的肖特基半導體器件

有效

• 申請號: 201821082891.X
• 申請日: 2018-07-09
• 公開（公告）號: CN209249466U
• 公開（公告）日: 2019-08-13
• 發明（設計）人: 黃彥智;陸佳順;楊潔雯
• 申請（專利權）人: 蘇州硅能半導體科技股份有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 馬明渡;王健

本實用新型公開一種低正向導通壓降的肖特基半導體器件，其位于所述硅片背面的下金屬層，位于所述硅片正面的上金屬層，所述硅片下部與所述下金屬層連接的N類型重摻雜的單晶硅襯底，所述硅片上部與上金屬層連接的N類型輕摻雜的單晶硅外延層，位于所述單晶硅外延層上部并開口于所述單晶硅外延層上表面的溝槽；溝槽四壁均具有第一二氧化硅氧化層，一導電多晶硅體嵌入所述溝槽內，所述溝槽的側壁且位于所述外延層內具有P型摻雜區；所述溝槽的底部包覆有位于所述外延層內的P型中摻雜區。本實用新型低正向導通壓降的肖特基半導體器件有助于增強器件的強健度以及降低導通電阻值，提升器件性能和可靠性。

技術領域

本實用新型涉及肖特基勢壘器件，特別涉及一種低正向導通壓降的肖特基半導體器件。

背景技術

肖特基勢壘二極管是利用金屬與半導體接觸形成的金屬－半導體結原理制作的。傳統的平面型肖特基勢壘二極管器件通常由位于下方的高摻雜濃度的N +襯底和位于上方的低摻雜濃度的N－外延生長層構成，高摻雜濃度的N +襯底底面沉積下金屬層形成歐姆接觸，構成肖特基勢壘二極管的陰極；低摻雜濃度的N－外延生長層頂面沉積上金屬層形成肖特基勢壘接觸，構成肖特基勢壘二極管的陽極。金屬與N型單晶硅的功函數差形成勢壘，該勢壘的高低決定了肖特基勢壘二極管的特性，較低的勢壘可以減小正向導通開啟電壓，但是會使反向漏電增大，反向阻斷電壓降低；反之，較高的勢壘會增大正向導通開啟電壓，同時使反向漏電減小，反向阻斷能力增強。然而，與PN結二極管相比，傳統的平面型肖特基勢壘二極管總體來說反向漏電大，反向阻斷電壓低。針對上述問題，溝槽式肖特基勢壘二極管整流器件被發明出來，其具有低正向導通開啟電壓的同時，克服了上述平面型肖特基二極管的缺點。

發明內容

本實用新型目的是提供一種低正向導通壓降的肖特基半導體器件，該肖特基半導體器件有助于增強器件的強健度以及降低導通電阻值，提升器件性能和可靠性。

為達到上述目的，本實用新型采用的技術方案是：一種低正向導通壓降的肖特基半導體器件件，該低正向導通壓降的肖特基半導體器件件的有源區由若干個肖特基勢壘單胞并聯構成；在截面上，每個肖特基勢壘單胞包括硅片，位于所述硅片背面的下金屬層，位于所述硅片正面的上金屬層，所述硅片下部與所述下金屬層連接的N類型重摻雜的單晶硅襯底，所述硅片上部與上金屬層連接的N類型輕摻雜的單晶硅外延層，位于所述單晶硅外延層上部并開口于所述單晶硅外延層上表面的溝槽；

所述溝槽四壁均具有第一二氧化硅氧化層，一導電多晶硅體嵌入所述溝槽內，所述溝槽的側壁且位于所述外延層內具有P型摻雜區；所述溝槽的底部包覆有位于所述外延層內的P型中摻雜區。

上述技術方案中進一步改進的技術方案如下：

上述方案中，所述P型中摻雜區和P型摻雜區的摻雜濃度比為100：30~50。

由于上述技術方案運用，本實用新型與現有技術相比具有下列優點和效果：

本實用新型低正向導通壓降的肖特基半導體器件，其溝槽的底部包覆有位于所述外延層內的P型中摻雜區，有助于增強器件的強健度以及降低導通電阻值，提升器件性能和可靠性，此是由于P型重摻雜強化區在器件處于反向偏壓之時，有助于集中漏電流的傳輸途徑，使之不會四散導致器件損毀，提升器件的可靠性；其次，其溝槽的側壁且位于所述外延層內具有P型摻雜區，可增加反向電壓阻斷能力。

附圖說明

附圖1為本實用新型低正向導通壓降的肖特基半導體器件截面結構示意圖。

以上附圖中，1、肖特基勢壘單胞；2、硅片；3、下金屬層；4、上金屬層；5、單晶硅襯底；6、單晶硅外延層；7、溝槽；8、第一二氧化硅氧化層；9、導電多晶硅體；91、多晶硅中下部；92、多晶硅上部；10、第二二氧化硅氧化層； 11、P型摻雜區；12、P型中摻雜區。

具體實施方式