[實用新型]電容器及半導體存儲器

有效

• 申請?zhí)枺?/td>: 201820984291.6
• 申請日: 2018-06-26
• 公開（公告）號: CN208240669U
• 公開（公告）日: 2018-12-14
• 發(fā)明（設(shè)計）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L27/108;H01L21/8242
• 代理公司: 北京市鑄成律師事務(wù)所 11313
• 代理人: 張臻賢;李夠生

本實用新型涉及一種電容器及半導體存儲器，包括在襯底上設(shè)置絕緣層，絕緣層中設(shè)置存儲節(jié)點接觸塞；下電極經(jīng)由電容支撐結(jié)構(gòu)設(shè)置在存儲節(jié)點接觸塞上；電容支撐結(jié)構(gòu)設(shè)置在絕緣層上，電容支撐結(jié)構(gòu)中形成電容成型孔；電容支撐結(jié)構(gòu)中形成有顯露多個鄰近的電容成型孔的電容開孔；下電極的端口顯露于電容開孔中；上電極包括上電極填充物，上電極填充物填充在電容成型孔中；下電極顯露于電容開孔內(nèi)的端口高度平齊于電容支撐結(jié)構(gòu)的頂部支撐層的上表面。本實用新型由于對電容支撐結(jié)構(gòu)進行了改進，使得下電極在電容開孔內(nèi)和電容開孔外的孔壁高度相等，且下電極顯露于電容開孔內(nèi)的端口高度平齊于電容支撐結(jié)構(gòu)的頂部支撐層的上表面，因此增加了電極接觸面積。

技術(shù)領(lǐng)域

本實用新型涉及半導體技術(shù)領(lǐng)域，特別涉及一種電容器及半導體存儲器。

背景技術(shù)

由于半導體生產(chǎn)工藝越來越精密，半導體集成電路密度以及器件的運行速度大幅提高。如今集成電路組件的尺寸已從亞微米進入到納米級的工藝領(lǐng)域。對于動態(tài)隨機存取存儲器來說，代表每單元電容截面積及電容間距越來越小。然而，由于終端應用軟件的運算能力越發(fā)強大，因此對于內(nèi)存容量的需要越來越大。

一般為了提高電容器的單位面積電容值增加電荷儲存能力，常使用的方法有以下幾種：增加介電材料的介電系數(shù)、減少介電層的厚度或增加電容器的電極接觸面積等。但是，在微影工藝技術(shù)的范疇內(nèi)，因為曝光分辨率的緣故或者光刻膠材料本身的特性，使光阻的圖案線寬受到限制，此限制會連帶影響到上述的增加電容器的電極接觸面積方式的發(fā)展。另一方面，現(xiàn)有的電容結(jié)構(gòu)存在一定的缺陷，在對電容支撐結(jié)構(gòu)100上的掩膜層110的氮化物層111蝕刻時(如圖1所示)，會同時蝕刻掉部分下電極層120，以便更好的蝕刻電容支撐結(jié)構(gòu)110內(nèi)部的介質(zhì)氧化物130材料。但是這種情況會導致下電極層120的整體高度降低(如圖2所示)，從而導致電容的接觸面積減少。

在背景技術(shù)中公開的上述信息僅用于加強對本實用新型的背景的理解，因此其可能包含沒有形成為本領(lǐng)域普通技術(shù)人員所知曉的現(xiàn)有技術(shù)的信息。

實用新型內(nèi)容

有鑒于此，本實用新型實施例提供一種電容器及半導體存儲器，以解決或緩解現(xiàn)有技術(shù)中存在的技術(shù)問題，至少提供一種有益的選擇。

本實用新型實施例的技術(shù)方案是這樣實現(xiàn)的：

根據(jù)本實用新型的第一方面提供一種電容器，包括：

襯底，所述襯底上設(shè)置絕緣層，所述絕緣層中間隔設(shè)置若干存儲節(jié)點接觸塞；

下電極，經(jīng)由電容支撐結(jié)構(gòu)間隔設(shè)置在所述存儲節(jié)點接觸塞上；所述電容支撐結(jié)構(gòu)設(shè)置在所述絕緣層上，所述電容支撐結(jié)構(gòu)中形成有若干電容成型孔，以配置所述下電極；所述電容支撐結(jié)構(gòu)中形成有顯露多個鄰近的所述電容成型孔的電容開孔；所述下電極的端口顯露于所述電容開孔中；以及

上電極，包括上電極填充物，所述上電極填充物填充在所述電容成型孔中，且經(jīng)由所述電容開孔填充在所述電容支撐結(jié)構(gòu)的內(nèi)部和外部；

其中，所述下電極顯露于所述電容開孔內(nèi)的端口高度平齊于所述電容支撐結(jié)構(gòu)的頂部支撐層的上表面。

在一些實施例中，還包括電容介質(zhì)層，形成在所述下電極的表面以及所述電容支撐結(jié)構(gòu)的各支撐層表面；

所述上電極還包括上電極層，所述上電極層覆蓋在所述電容介質(zhì)層的表面，所述上電極填充物與在所述上電極層表面接合。

在一些實施例中，所述電容介質(zhì)層具有三層電介質(zhì)結(jié)構(gòu)，第一層電介質(zhì)結(jié)構(gòu)與所述下電極的表面及所述支撐層表面接合，所述第一層電介質(zhì)結(jié)構(gòu)的材料包含鈦氧化物；第二層電介質(zhì)結(jié)構(gòu)設(shè)置于所述第一層電介質(zhì)結(jié)構(gòu)上，所述第二層電介質(zhì)結(jié)構(gòu)的材料包含氧化鋁；第三層電介質(zhì)結(jié)構(gòu)設(shè)置于所述第二層電介質(zhì)結(jié)構(gòu)上，所述第三層電介質(zhì)結(jié)構(gòu)的材料包含鋯氧化物。

在一些實施例中，所述電容介質(zhì)層的厚度不大于10nm，且所述第二層電介質(zhì)結(jié)構(gòu)的厚度介于1-2nm。