[實(shí)用新型]一種低噪聲且抗高地彈噪聲的輸出驅(qū)動(dòng)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201820979598.7
• 申請(qǐng)日: 2018-06-25
• 公開（公告）號(hào): CN208424337U
• 公開（公告）日: 2019-01-22
• 發(fā)明（設(shè)計(jì)）人: 楊秋平
• 申請(qǐng)（專利權(quán)）人: 珠海市一微半導(dǎo)體有限公司
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185;H03K19/003
• 代理公司: 暫無信息
• 代理人: 暫無信息

本實(shí)用新型公開一種低噪聲且抗高地彈噪聲的輸出驅(qū)動(dòng)電路，該電路分為預(yù)驅(qū)動(dòng)模塊、PMOS驅(qū)動(dòng)模塊和NMOS驅(qū)動(dòng)模塊。所述PMOS驅(qū)動(dòng)模塊與所述預(yù)驅(qū)動(dòng)模塊連接于所述PMOS輸入節(jié)點(diǎn)，所述NMOS驅(qū)動(dòng)模塊與所述預(yù)驅(qū)動(dòng)模塊連接于所述NMOS輸入節(jié)點(diǎn)，使得在所述PMOS輸入節(jié)點(diǎn)或所述NMOS輸入節(jié)點(diǎn)輸入動(dòng)態(tài)信號(hào)時(shí)通過動(dòng)態(tài)調(diào)節(jié)所述輸出驅(qū)動(dòng)電路的輸出驅(qū)動(dòng)電阻來降低地彈噪聲；在所述PMOS輸入節(jié)點(diǎn)或所述NMOS輸入節(jié)點(diǎn)輸入靜態(tài)信號(hào)時(shí)通過提高輸出驅(qū)動(dòng)電阻增強(qiáng)抗高地彈噪聲效應(yīng)。相對(duì)于現(xiàn)有技術(shù)，本實(shí)用新型通過動(dòng)態(tài)調(diào)整所述輸出驅(qū)動(dòng)電路的輸出驅(qū)動(dòng)電阻，降低地彈噪聲，同時(shí)通過提高靜態(tài)驅(qū)動(dòng)時(shí)的輸出電阻，提高抗高地彈噪聲效應(yīng)。

技術(shù)領(lǐng)域

本實(shí)用新型涉及半導(dǎo)體集成電路，尤其涉及一種低噪聲且抗高地彈噪聲的輸出驅(qū)動(dòng)電路。

背景技術(shù)

電路板上的電源和封裝管殼電源之間存在封裝電感，封裝管殼電源和半導(dǎo)體集成電路內(nèi)部電源之間存在片上寄生電感，電路板上的地線和封裝管殼地線之間存在封裝電感，封裝管殼線地和半導(dǎo)體集成電路內(nèi)部地線之間存在片上寄生電感。一般來說封裝電感遠(yuǎn)大于片上寄生電感，集成電路的電源線與地線中有較大的瞬態(tài)電流變化，這一瞬態(tài)電流經(jīng)過封裝電感產(chǎn)生較大的交流電壓差波動(dòng)，將造成半導(dǎo)體集成電路內(nèi)部電源、內(nèi)部地線電壓與電路板上的電源、地線電壓不同。這一現(xiàn)象叫做地彈效應(yīng)，此效應(yīng)在電源與地線中引入了地彈噪聲。

IO驅(qū)動(dòng)電路作為IC中的一種通用電路而被廣泛使用，隨著現(xiàn)今IC功能的增加，伴隨而來的是IO引腳數(shù)目增加，IO驅(qū)動(dòng)電路的數(shù)目自然也隨著增加，但是由于整個(gè)IC的引腳受限，相應(yīng)的電源引腳數(shù)目往往并不能成比例的增加。由于普通的多個(gè)IO 驅(qū)動(dòng)電路同時(shí)工作時(shí)會(huì)產(chǎn)生很明顯的地彈噪聲，當(dāng)這個(gè)地彈噪聲達(dá)到一定數(shù)值可能會(huì)導(dǎo)致接收端電路接收到錯(cuò)誤的信號(hào)電平。其中地彈噪聲公式是，其中是單個(gè)IO驅(qū)動(dòng)電路引起的，L是IC電源引腳或者地引腳的寄生電感數(shù)值，N是IO驅(qū)動(dòng)電路同時(shí)工作的數(shù)目，為了保證IC有多個(gè)功能，IO驅(qū)動(dòng)電路同時(shí)工作的數(shù)目也難以減少。

目前大多數(shù)設(shè)計(jì)技術(shù)僅僅聚焦于如何降低IO驅(qū)動(dòng)電路工作時(shí)產(chǎn)生的地彈噪聲，傳統(tǒng)的單個(gè)IO驅(qū)動(dòng)電路如圖1所示，在使能輸出端OE為高電平的情況下，當(dāng)數(shù)據(jù)輸出端DO的信號(hào)為高電平轉(zhuǎn)換為低電平時(shí)，NMOS管NMO1、NMOS管NMO2和NMOS管NMO3關(guān)斷，PMOS管PMO1最先導(dǎo)通，經(jīng)過緩沖器延遲后，PMOS管PMO2和PMOS管PMO3隨后導(dǎo)通, 由于地彈噪聲與電流變化率成正比，PMOS管PMO2和PMOS管PMO3隨后導(dǎo)通后先后有電流對(duì)輸出節(jié)點(diǎn)VOUT上拉，雖然電路延遲有一定的損失，但卻減少了上拉電流的變化率；當(dāng)數(shù)據(jù)輸出端DO的信號(hào)由低向高電平轉(zhuǎn)換時(shí)，PMOS管PMO1、PMOS管PMO2和PMOS管PMO3關(guān)斷，NMOS管NMO1最先導(dǎo)通，經(jīng)過緩沖器延遲后，NMOS管NMO2和NMOS管NMO3隨后導(dǎo)通,同樣由于地彈噪聲隊(duì)與電流變化率成正比，NMOS管NMO2開啟后先有一小電流對(duì)輸出節(jié)點(diǎn)VOUT下拉,之后NMOS管NMO2開啟再有一大電流對(duì)輸出節(jié)點(diǎn)VOUT下拉，大大減少了下拉電流的變化率。但此電路依然有比較大的缺點(diǎn):首先是該IO驅(qū)動(dòng)電路存在著PMOS管PMO1、PMOS管PMO2和PMOS管PMO3幾乎同時(shí)導(dǎo)通，或者NMOS管NMO1、NMOS管NMO2和NMOS管NMO3幾乎同時(shí)導(dǎo)通引起短時(shí)間內(nèi)較大電流經(jīng)過PMOS管對(duì)負(fù)載電容充電或者通過NMOS管對(duì)負(fù)載電容放電，從而導(dǎo)致產(chǎn)生較大的地彈噪聲；其次在電路靜態(tài)工作狀態(tài)下，PMOS管或NMOS管始終保持導(dǎo)通，這將引入地彈噪聲，也將產(chǎn)生較大的靜態(tài)功耗。

另外，現(xiàn)有技術(shù)中出現(xiàn)的一些有意降低地彈噪聲的IO驅(qū)動(dòng)電路設(shè)計(jì)技術(shù)，如美國專利 US4880997通過控制pre-driver驅(qū)動(dòng)能力使得最后一級(jí)驅(qū)動(dòng)PMOS管和NMOS管慢慢導(dǎo)通，仍然不能有效地消除由于多個(gè)IO驅(qū)動(dòng)電路同時(shí)工作產(chǎn)生的地彈信號(hào)導(dǎo)致的輸出信號(hào)電平有誤現(xiàn)象。

實(shí)用新型內(nèi)容

為了盡可能提高IO輸出驅(qū)動(dòng)電路本身的抗地彈噪聲干擾能力，本實(shí)用新型提出一種低輸出噪聲且具有高抗電源地彈能力的IO輸出驅(qū)動(dòng)電路，其技術(shù)方案如下：