[實用新型]一種倒裝芯片封裝結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201820895925.0
• 申請日: 2018-06-11
• 公開（公告）號: CN208460753U
• 公開（公告）日: 2019-02-01
• 發(fā)明（設(shè)計）人: 溫小斌;顏劍劍;傅志煌
• 申請（專利權(quán)）人: 廈門多彩光電子科技有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 廈門市精誠新創(chuàng)知識產(chǎn)權(quán)代理有限公司 35218
• 代理人: 何家富

本實用新型涉及一種倒裝芯片封裝結(jié)構(gòu)，包括支架和倒裝芯片，所述支架包括第一電極、第二電極、第三電極、第四電極和第五電極，所述第一電極和第五電極分別設(shè)置于所述第三電極的兩邊且三者之間相互分離，所述第二電極設(shè)置于所述第一電極和第三電極之間且與所述第一電極和第三電極相互分離，所述第四電極設(shè)置于所述第五電極和第三電極之間且與所述第五電極和第三電極相互分離，所述第一電極和第五電極均包括三部分，分別為靠近第三電極的第一部分和第三部分，靠近第二電極的第二部分。本實用新型設(shè)置了一種適用于多種倒裝芯片串聯(lián)或并聯(lián)等組合方式的支架和一種增設(shè)有識別焊腳的倒裝芯片，可以減少焊接難度，增加焊接精度和穩(wěn)定性。

技術(shù)領(lǐng)域

本實用新型涉及芯片封裝領(lǐng)域，尤其涉及一種倒裝芯片封裝結(jié)構(gòu)。

背景技術(shù)

在普通芯片的標(biāo)準(zhǔn)封裝中，裸片和載體之間的互連使用導(dǎo)線制成，將模具面向上連接，然后將導(dǎo)線首先粘合到模具上，然后環(huán)繞并結(jié)合到載體上。相比之下，倒裝芯片封裝中的管芯和載體之間的互連通過直接放置在管芯表面上的導(dǎo)電“凸點電極”來實現(xiàn)，碰撞的模具然后“翻轉(zhuǎn)”并且面朝下放置，“凸點電極”直接連接到載體，一方面現(xiàn)有的用于封裝倒裝芯片的支架基板不能用于多種倒裝芯片串聯(lián)或并聯(lián)等組合方式的封裝，另一方面固焊的“凸點電極”位置無法看到，增加了固焊的難度，影響了整體的良率。

實用新型內(nèi)容

本實用新型為了解決上述問題，提供了一種倒裝芯片封裝結(jié)構(gòu)，設(shè)置了一種適用于多種倒裝芯片串聯(lián)或并聯(lián)等組合方式的支架，和一種增設(shè)有識別焊腳的倒裝芯片。

為了實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案：

一種倒裝芯片封裝結(jié)構(gòu)，包括支架和倒裝芯片，所述支架包括第一電極、第二電極、第三電極、第四電極和第五電極，所述第一電極和第五電極分別設(shè)置于所述第三電極的兩邊且三者之間相互分離，所述第二電極設(shè)置于所述第一電極和第三電極之間且與所述第一電極和第三電極相互分離，所述第四電極設(shè)置于所述第五電極和第三電極之間且與所述第五電極和第三電極相互分離，所述第一電極和第五電極均包括三部分，分別為靠近第三電極的第一部分和第三部分，靠近第二電極的第二部分，其中所述第一電極和第五電極分別導(dǎo)電連接于所述支架的連接電極。

進一步的，所述第一電極的第一部分和第三部分與第三電極之間的距離、所述第一電極的第二部分與第二電極之間的距離和第二電極與所述第三電極之間的距離均相等，所述第三電極的形狀為軸對稱圖形，所述四電極和第五電極以所述第三電極的中線為對稱軸相對于所述第一電極和第二電極對稱設(shè)置。

進一步的，所述第三電極為長方形，所述第二電極的形狀為半圓形，包括一長邊和一圓弧邊，其中所述長邊與所述長方形的邊平行，所述第二電極的半徑與所述第三電極在垂直于第二電極的長邊方向的距離相等。

進一步的，所述倒裝芯片的電極的端部均焊接一金屬薄片。

進一步的，所述金屬薄片的形狀為圓形。

進一步的，所述倒裝芯片的電極的端部均焊接一圓形的金屬薄片。

進一步的，所述圓形的金屬薄片的直徑大于所述倒裝芯片的電極的最大外徑，小于所述第二電極的半徑。

本實用新型采用如上技術(shù)方案，并具有有益效果：

1.采用的對稱結(jié)構(gòu)的支架結(jié)構(gòu)可以提高出光效率，并且該結(jié)構(gòu)可用于多種芯片的多方式組合使用。

2.在倒裝芯片的凸出的電極上增設(shè)一金屬薄片作為識別焊腳，減少倒裝芯片焊接的難度，增加焊接精度和穩(wěn)定性。

3.通過增加的金屬薄片可以增大焊腳的橫截面積，減小電阻。

附圖說明

圖1所示為本實用新型實施例中支架的結(jié)構(gòu)示意圖。

圖2所示為該實施例用于三芯片串聯(lián)時的示意圖。