[實用新型]一種溝槽式MOS勢壘肖特基二極管

有效

• 申請號: 201820842476.3
• 申請日: 2018-06-01
• 公開（公告）號: CN208352298U
• 公開（公告）日: 2019-01-08
• 發明（設計）人: 關仕漢;薛濤;遲曉麗
• 申請（專利權）人: 淄博漢林半導體有限公司
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L29/06
• 代理公司: 淄博佳和專利代理事務所 37223
• 代理人: 孫愛華

一種溝槽式MOS勢壘肖特基二極管，屬于半導體技術領域。包括溝槽式MOS勢壘肖特基芯片以及分別引出的陰極和陽極，包括襯底（6）以及外延層（4），在外延層（4）的表面設置有有源區溝槽（5）和耐壓環溝槽（3），其特征在于：芯片切割位置（12）在所述耐壓環溝槽（3）的中部，自芯片切割位置（12）切割形成切割面（10），在切割面（10）及上下邊緣區有鈍化層（16）覆蓋。在本溝槽式MOS勢壘肖特基二極管中，在耐壓環溝槽中部進行切割，取消了現有技術中耐壓環彎曲弧度部位，提高了芯片的耐壓性能，同時只采用一道光刻實現芯片的制造，使工藝復雜程度以及生產成本大大降低。

技術領域

一種溝槽式MOS勢壘肖特基二極管，屬于半導體技術領域。

背景技術

近年來由于肖特基勢壘二極管（Schottky Barrier Diode，簡稱SBD）的低導通壓降和極短的反向恢復時間對電路系統效率提高引起了人們高度重視并應用廣泛。SBD有三個特點較為突出：（1）因為肖特基勢壘高度小于PN結勢壘高度，SBD的開啟電壓和導通壓降均比PIN二極管小，可以降低電路中的功率損耗到較低水平；（2）SBD的結電容較低，它的工作頻率高達100GHz；（3）SBD是不存在少數載流子的注入，因此開關速度更快，自身反向恢復時間只是肖特基勢壘電容的充放電時間。

傳統的肖特基二極管由于反向阻斷能力接近200V時，肖特基整流器的正向壓降VF將接近PIN整流器的正向壓降，因此傳統的肖特基勢壘二極管的反向阻斷電壓一般低于200V，使之在應用中的效率更低。

為了減小導通壓降從而減少自身損耗，提出了溝槽式MOS勢壘肖特基二極管（Trench MOS-Barrier SBD，簡稱TMBS）。TMBS產品設計的主要優勢是其將平面肖特基器件表面的最大電場轉移到溝道底部的外延內部的能力。這樣就可以抑制勢壘下降效應，降低給定肖特基勢壘的反向泄漏，這意味著TMBS產品可以利用比平面肖特基整流器更低的電阻率和更低的勢壘外延，實現正向電壓和開關增益。

現有溝槽式MOS勢壘肖特基二極管結構如圖11所示，包括襯底6，在襯底6的上方為外延層4，在外延層4的表面間隔設置有若干有源區溝槽5，在有源區溝槽5的外側為耐壓環溝槽3，在有源區溝槽5以及耐壓環溝槽3的內側壁形成溝槽內氧化層2，在內部由多晶硅9進行填充。在外延層4上表面邊緣還設置有絕緣層17，陽極金屬層1覆蓋在外延層4表面并位于絕緣層17的內側。現有技術的溝槽式MOS勢壘肖特基二極管在產品以及工藝上存在有如下缺陷：（1）在耐壓環溝槽3的底部形成有弧形面，而彎曲弧度越大電勢線越密，電場強度越大，這影響了芯片的耐壓性能。（2）現有工藝中至少需要三次光刻工藝：第一次是在外延層4的表面通過光刻工藝開設有源區溝槽5以及耐壓環溝槽3；第二次光刻工藝是對絕緣層17光刻使之形成接觸孔，以便進一步形成肖特基界面7；第三次光刻是對陽極金屬層1進行光刻，使之位于絕緣層17的內側，因此現有技術中生產工藝較為復雜，且需要較寬的一個或多個耐壓環來提高芯片耐壓性能。

發明內容

本實用新型要解決的技術問題是：克服現有技術的不足，提供一種在耐壓環中部進行切割，取消了現有技術中耐壓環彎曲弧度部位，提高了芯片的耐壓性能，使工藝復雜程度以及生產成本大大降低的溝槽式MOS勢壘肖特基二極管。

本實用新型解決其技術問題所采用的技術方案是：該溝槽式MOS勢壘肖特基二極管，包括溝槽式MOS勢壘肖特基芯片以及自芯片上通過引線分別引出的陰極和陽極，溝槽式MOS勢壘肖特基芯片包括襯底以及襯底上方的外延層，在外延層的表面設置有有源區溝槽和位于有源區外圈的耐壓環溝槽，在外延層的表面形成有與引線連接的陽極金屬層，在襯底的底面形成與引線連接的陰極金屬層，其特征在于：芯片切割位置在所述耐壓環溝槽的中部，自芯片切割位置切割形成切割面，在切割面及切割面的上下邊緣處覆蓋有鈍化層。

優選的，在所述的耐壓環溝槽的內壁上設置有溝槽內氧化層并填充多晶硅。

優選的，在所述的有源區溝槽的內壁上設置有溝槽內氧化層并填充有多晶硅。