[實用新型]一種可在線升級的FPGA主動SPI配置電路

有效

• 申請?zhí)枺?/td>: 201820242753.7
• 申請日: 2018-02-09
• 公開（公告）號: CN207833288U
• 公開（公告）日: 2018-09-07
• 發(fā)明（設計）人: 林為秀;郭露露
• 申請（專利權）人: 北京東遠潤興科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京信遠達知識產權代理事務所(普通合伙) 11304
• 代理人: 魏曉波

本申請?zhí)峁┝艘环N可在線升級的FPGA主動SPI配置電路，模擬開關芯片與FPGA芯片和SPI Flash芯片分別相連，并在所述FPGA芯片向所述模擬開關芯片輸出第一電平使能信號的情況下，所述模擬開關芯片連通所述FPGA芯片的用戶輸入/輸出管腳和所述SPI Flash芯片。因為能夠連通所述FPGA芯片的用戶輸入/輸出管腳和所述SPI Flash芯片，所以，用戶能夠編程控制SPIFlash芯片，因此，可以在FPGA芯片接收到升級程序后，可以通過編程控制將升級程序寫入SPI Flash芯片，從而實現SPI Flash芯片的在線升級。

技術領域

本申請涉及電路領域，尤其涉及一種可在線升級的FPGA主動SPI配置電路。

背景技術

圖1為塞靈思Xilinx 7系列現場可編程門陣(Field-Programmable Gate Array，FPGA)的官方標準主動SPI配置電路，包括Xilinx 7系列FPGA芯片和串行外設接口(SerialPeripheral Interface，SPI)閃存(Flash)芯片。

由于現有的Xilinx 7系列FPGA芯片禁止CCLK的用戶編程控制，因此用戶不能通過寫程序控制Xilinx 7系列FPGA的配置管腳CCLK，所以，用戶不能控制CCLK管腳，因此，Xilinx 7系列FPGA的標準主動SPI配置電路只能通過仿真器JTAG接口升級程序，不能實現遠程在線升級程序的功能。

實用新型內容

本申請?zhí)峁┝艘环N可在線升級的FPGA主動SPI配置電路，目的在于解決FPGA主動SPI配置電路不能遠程在線升級程序的問題。

為了實現上述目的，本申請?zhí)峁┝艘韵录夹g方案：

一種可在線升級的FPGA主動SPI配置電路，包括：

FPGA芯片、模擬開關芯片和SPI Flash芯片；

其中，所述FPGA芯片與所述模擬開關芯片相連，所述模擬開關芯片與所述SPIFlash芯片相連；

在所述FPGA芯片向所述模擬開關芯片輸出第一電平使能信號的情況下，所述模擬開關芯片連通所述FPGA芯片的用戶輸入/輸出管腳和所述SPI Flash芯片。

可選的，所述模擬開關芯片具有選擇管腳；

所述FPGA芯片的第一用戶輸入/輸出管腳與所述模擬開關芯片的所述選擇管腳相連，并通過第一預設阻值的電阻接地。

可選的，所述第一預設阻值為1k歐。

可選的，所述模擬開關芯片還具有：第一管腳和第二管腳；

其中，所述第一管腳與所述FPGA芯片的時鐘信號輸出管腳CCLK相連；

所述第二管腳與所述FPGA芯片的第二用戶輸入/輸出管腳相連。

可選的，所述模擬開關芯片還具有：第三管腳；

所述第三管腳與所述SPI Flash芯片的時鐘驅動信號輸入管腳相連。

可選的，所述在所述FPGA芯片向所述模擬開關芯片輸出第一電平使能信號的情況下，所述模擬開關芯片連通所述FPGA芯片的用戶輸入/輸出管腳和所述SPI Flash芯片包括：

在所述第一用戶輸入/輸出管腳向所述模擬開關芯片的所述選擇管腳輸出第一電平值的情況下，所述模擬開關芯片連通所述第二用戶輸入/輸出管腳和所述時鐘驅動信號輸入管腳。

可選的，在所述第一用戶輸入/輸出管腳為高阻態(tài)的情況下，所述模擬開關芯片連通所述FPGA芯片的時鐘信號輸出管腳CCLK和所述時鐘驅動信號輸入管腳。

可選的，所述FPGA芯片的第三用戶輸入/輸出管腳與遠程通信接口相連。