[實用新型]一種基于MLVDS的多板卡通信系統

有效

• 申請號: 201820155210.1
• 申請日: 2018-01-30
• 公開（公告）號: CN207799671U
• 公開（公告）日: 2018-08-31
• 發明（設計）人: 馬曉明
• 申請（專利權）人: 天津中德應用技術大學
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 天津市三利專利商標代理有限公司 12107
• 代理人: 韓新城

本實用新型公開一種基于MLVDS的多板卡通信系統，包括相互連接通信的一個第一通信板卡及多個第二通信板卡，第一通信板卡及第二通信板卡包括一個FPGA芯片、第一MLVDS芯片、第二MLVDS芯片；第一通信板卡包括時鐘芯片；第一通信板卡的FPGA芯片分別與時鐘芯片及第一通信板卡的第二MLVDS芯片連接，時鐘芯片與第一通信板卡的第一MLVDS芯片連接；第二通信板卡的FPGA芯片分別與第二通信板卡的第一MLVDS芯片、第二MLVDS芯片連接；第一通信板卡的第二MLVDS芯片與第二通信板卡的第二MLVDS芯片經數據總線連接，第一通信板卡的第一MLVDS芯片與第二通信板卡的第一MLVDS芯片經時鐘總線連接實現第一通信板卡與第二通信板卡共享時鐘。

技術領域

本實用新型涉及通信技術領域，具體涉及一種基于MLVDS的多板卡通信系統。

背景技術

隨著通信技術的發展，通信系統的硬件部分構成日趨復雜，大多數系統的硬件部分均由多個板卡構成。多個板卡之間需要交互數據，板卡間對大量數據進行高速、實時傳輸的需求越來越多。出于對系統復雜度的控制及成本考慮，板卡間的通信一般通過總線連接。

目前的板卡間總線一般都是異步時鐘總線，傳輸速率較低，速率只能達到幾兆比特每秒。少數的高速總線通信協議物理層都要求每兩塊板卡之間互聯，三塊及三塊以上板卡無法共享總線，并且需要專用、昂貴的通信芯片。這樣做不僅連線復雜，而且功能單一，靈活性低，成本較高，不能滿足用戶多樣化的需求。

實用新型內容

本實用新型的目的是針對現有技術中存在的技術缺陷，而提供一種基于 MLVDS的多板卡通信系統，其可通過MLVDS芯片及FPGA芯片實現多板卡之間的高速通信。

為實現本實用新型的目的所采用的技術方案是：

一種基于MLVDS的多板卡通信系統，包括相互連接并通信的一個第一通信板卡以及多個第二通信板卡，第一通信板卡及第二通信板卡均包括一個FPGA芯片、第一MLVDS芯片、第二MLVDS芯片；所述第一通信板卡包括時鐘芯片；第一通信板卡的FPGA芯片分別與時鐘芯片以及第一通信板卡的第二MLVDS芯片連接，所述時鐘芯片與第一通信板卡的第一MLVDS芯片連接；第二通信板卡的FPGA 芯片分別與第二通信板卡的第一MLVDS芯片、第二MLVDS芯片相連接；第一通信板卡的第二MLVDS芯片與第二通信板卡的第二MLVDS芯片通過數據總線連接進行數據傳輸，且第一通信板卡的第一MLVDS芯片與第二通信板卡的第一MLVDS 芯片通過時鐘總線相連接實現第一通信板卡與第二通信板卡共享時鐘。

所述FPGA芯片內包括有時鐘電路模塊、MLVDS發射電路模塊和MLVDS接收電路模塊；

所述MLVDS接收電路模塊包括幀頭搜索電路模塊和數據獲取電路模塊；所述幀頭搜索電路模塊為多個，多個所述幀頭搜索電路模塊分別與所述數據獲取電路模塊以及時鐘電路模塊連接；

所述時鐘電路模塊，用于對第一MLVDS芯片引入的輸入時鐘進行三次90度的移相，向幀頭搜索電路模塊提時鐘信號；

所述MLVDS發射電路模塊，用于使用第一MLVDS芯片引入的輸入時鐘作為電路時鐘，將數據進行并串轉換，通過第二MLVDS芯片，發送數據；

所述幀頭搜索電路模塊，用于使用時鐘電路模塊輸出的相鄰兩路之間相移 90度的四路時鐘對由第二MLVDS芯片接收的數據進行串并轉換、校驗，數據送入數據獲取電路模塊；

所述數據獲取電路模塊，用于選擇校驗無誤的一路數據輸出。

本實用新型通過低成本的芯片和FPGA內部電路，實現多板卡之間的高速通信。在各種需要多板卡高速互聯的設備中具有廣泛的應用價值。

附圖說明

圖1示出了多個通信板卡間的連接原理圖；