[實用新型]一種基于MLVDS的多板卡通信系統

有效

• 申請號: 201820155210.1
• 申請日: 2018-01-30
• 公開（公告）號: CN207799671U
• 公開（公告）日: 2018-08-31
• 發明（設計）人: 馬曉明
• 申請（專利權）人: 天津中德應用技術大學
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 天津市三利專利商標代理有限公司 12107
• 代理人: 韓新城

1.一種基于MLVDS的多板卡通信系統，其特征在于，包括相互連接并通信的一個第一通信板卡以及多個第二通信板卡，第一通信板卡及第二通信板卡均包括一個FPGA芯片、第一MLVDS芯片、第二MLVDS芯片；所述第一通信板卡包括時鐘芯片；第一通信板卡的FPGA芯片分別與時鐘芯片以及第一通信板卡的第二MLVDS芯片連接，所述時鐘芯片與第一通信板卡的第一MLVDS芯片連接；第二通信板卡的FPGA芯片分別與第二通信板卡的第一MLVDS芯片、第二MLVDS芯片相連接；第一通信板卡的第二MLVDS芯片與第二通信板卡的第二MLVDS芯片通過數據總線連接進行數據傳輸，且第一通信板卡的第一MLVDS芯片與第二通信板卡的第一MLVDS芯片通過時鐘總線相連接實現第一通信板卡與第二通信板卡共享時鐘。

2.如權利要求1所述基于MLVDS的多板卡通信系統，其特征在于，所述FPGA芯片內包括有時鐘電路模塊、MLVDS發射電路模塊和MLVDS接收電路模塊；

所述MLVDS接收電路模塊包括幀頭搜索電路模塊和數據獲取電路模塊；所述幀頭搜索電路模塊為多個，多個所述幀頭搜索電路模塊分別與所述數據獲取電路模塊以及時鐘電路模塊連接；

所述時鐘電路模塊，用于對第一MLVDS芯片引入的輸入時鐘進行三次90度的移相，向幀頭搜索電路模塊提時鐘信號；

所述MLVDS發射電路模塊，用于使用第一MLVDS芯片引入的輸入時鐘作為電路時鐘，將數據進行并串轉換，通過第二MLVDS芯片，發送數據；

所述幀頭搜索電路模塊，用于使用時鐘電路模塊輸出的相鄰兩路之間相移90度的四路時鐘對由第二MLVDS芯片接收的數據進行串并轉換、校驗，數據送入數據獲取電路模塊；

所述數據獲取電路模塊，用于選擇校驗無誤的一路數據輸出。