[實用新型]一種半導體可靠性測試結構

有效

• 申請號: 201820133476.6
• 申請日: 2018-01-23
• 公開（公告）號: CN207800555U
• 公開（公告）日: 2018-08-31
• 發明（設計）人: 林倩;張曉明;賈國慶
• 申請（專利權）人: 青海民族大學
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種半導體可靠性測試結構，包括底座(1)和支桿(5)，所述底座(1)的右側上端設有支桿(5)，其特征在于：所述支桿(5)的上端設有套環(8)，所述套環(8)的內壁設有轉桿(7)，所述套環(8)與轉桿(7)套接相連，所述轉桿(7)的右端內壁設有第一轉把(6)，所述轉桿(7)與第一轉把(6)卡接相連，所述轉桿(7)的外壁設有擋塊(9)，所述擋塊(9)與套環(8)搭接相連，所述轉桿(7)的左端設有第二夾桿(24)，所述第二夾桿(24)的上端左側設有橫板(11)，所述橫板(11)的內壁設有滑槽(12)，所述滑槽(12)的內壁設有滑塊(13)，所述滑槽(12)與滑塊(13)滑動卡接相連，所述滑塊(13)的下端設有連桿(25)，所述連桿(25)的下端設有第一夾桿(14)，所述滑塊(13)通過連桿(25)與第一夾桿(14)相連，所述第一夾桿(14)的下端設有絲母(15)，所述絲母(15)的內壁設有絲杠(19)，所述絲母(15)與絲杠(19)螺紋相連，所述絲杠(19)的左端設有第二轉把(20)，所述絲杠(19)的右端設有卡桿(3)，所述卡桿(3)的外壁設有軸承(10)，所述卡桿(3)與軸承(10)套接相連。

2.根據權利要求1所述的一種半導體可靠性測試結構，其特征在于：所述底座(1)的上端設有放置槽(18)，所述放置槽(18)的左側上端設有銷軸(16)，所述銷軸(16)的右端設有頂蓋(2)，所述放置槽(18)通過銷軸(16)與頂蓋(2)活動相連，所述頂蓋(2)的右端設有頂桿(23)，所述頂蓋(2)的下端設有卡塊(22)，所述卡塊(22)與放置槽(18)卡接相連。

3.根據權利要求1所述的一種半導體可靠性測試結構，其特征在于：所述支桿(5)的下端外壁設有套筒(4)。

4.根據權利要求1所述的一種半導體可靠性測試結構，其特征在于：所述底座(1)的下端設有墊腳(17)。

5.根據權利要求1所述的一種半導體可靠性測試結構，其特征在于：所述第一夾桿(14)的右端設有墊板(21)。